PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-280225

(43)Date of publication of application: 16.09.1992

(51)Int.Cl.

H04B 3/50

HO3K 19/0175

(21)Application number: 03-042847 (71)A

(71)Applicant : HITACHI LTD

HITACHI VLSI ENG CORP

(22)Date of filing:

14.02.1991

(72)Inventor: MIZUKAMI MASAO


SATO YOICHI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract;

PURPOSE: To reduce the current variation of an outputted differential current signal by feeding back the output voltage of a circuit to the gate terminal of a constant current transistor TR directly or through an amplifying circuit.

CONSTITUTION: A transmission circuit provided in an LSI 1 on the transmission side consists of a differential amplifying circuit which consists of differential TRs Q1 and Q2 consisting of a pair of N-MOSFETs having sources connected in common and a constant current source CC connected to the common source terminal of these differential TRs Q1 and Q2, and drain terminals of differential TRs Q1 and Q2 are connected to signal output terminals Ta and Tb of the LSI. In this case, the constant current source CC consists of a pair of N-MOSFETs Q3 and Q4 connected in parallel, and output signals (a) and (b) of the circuit



are directly fed back to gate terminals of constant current TRs Q3 and Q4.

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号 特開平4-260225

(43)公開日 平成4年(1992)9月16日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	FΙ	技術表示箇所
H 0 4 B 3/50		9199-5K		
H 0 3 K 19/01	75			

8941-5J H03K 19/00 101 F

寒杏肺水 未請求 請求項の数3(全 5 百)

		香虹前水 木前水 前水項の数3(至 3 頁
(21)出願番号	特願平3-42847	(71) 出順人 000005108
		株式会社日立製作所
(22) 出順日	平成3年(1991)2月14日	東京都千代田区神田駿河台四丁目 6 番地
		(71) 出順人 000233468
		日立超エル・エス・アイ・エンジニアリン
		グ株式会社
		東京都小平市上水本町 5 丁目20番 1 号
		(72)発明者 水上 雅雄
		東京都青梅市今井2326番地 株式会社日立
		製作所デバイス開発センタ内
		(74)代理人 弁理士 大日方 富雄

最終頁に続く


(54) 【発明の名称】 半導体集積回路

(57) 【要約】

【目的】 CMOS-LS I 間の信号伝送を差動信号に よる電流車動力式で行なうシステムにおいて、出力され る差動電流信号の電流変動量を少なくしこれによって伝 送される信号の無幅を一定化させる。

【構成】 信号の窓信回路をシース共憲接続された一対 の発動トランジスタと発動トランジスタの共通ソース構 形に接続された実施減緩とからなる差断回路によって構 成すると声に、上記定権減減を控列形態で控続された一 対のトランジスタによって構成し、これちの定電流用ト ランジスタのゲート増子に回路の出力無圧を、産業もし く は増幅回路を介してフィードパックさせるようにし た

【効果】 信号送出回路の差動出力トランジスタのコン ダクタンスのパラツキにより駆動構能が大きくなると定 権援巡の機能がからくなるように、また影動出力シ ジスタのコンダクタンスのパラツキにより駆動機能がか さくなるとか、電影提供の機能が大きくなるように負換速が かかるため、た気間付けの軽減が一挙で含ます。



1

【特許請求の範囲】

【請求項1】 外部へ信号を送信する送信回路をソース 共通接続された一対の差動トランジスタとこの差動トラ ンジスタの共通端子に接続された定電流源とからなる差 動回路によって構成すると共に、上記定電流源を並列形 盤で接続された一対のトランジスタによって構成し、こ れらの定電流用トランジスタの制御端子に回路の出力信 号をフィードパックさせるようにしたことを特徴とする 半導体集稽同路。

【請求項2】 上記定電流用トランジスタの制御端子へ 10 の回路の出力信号のフィードパックを増幅回路を介して 行なうようにしたことを特徴とする請求項1記載の半導 体集積回路。

【請求項3】 上記定電流用トランジスタと直列に選択 用のスイッチ手段が接続されていることを特徴とする請 求項1または2記載の半導体集積回路。

【発明の詳細な説明】

[0001] 【産業上の利用分野】本発明は、信号伝送技術さらには 電流駆動方式による差動伝送に適用して特に有効な技術 20 に関し、例えばプリント基板上におけるCMOS-LS I 間の信号伝送に利用して有効な技術に関する。

[0002]

[従来の技術] 従来、LSI間で信号を伝送する方式と しては、信号線の電位をハイレベルとロウレベルに振 り、受信側でしきい値電圧と比較することで信号レベル を検出する電圧駆動方式が一般的であった。これに対 し、近年、例えばCMOS-LSIからなるATM交換 機のような高速システムにおいて、図6に示すような回 路を用いて信号を電流駆動方式で差動信号として送出す 30 の出力電圧が定電流用トランジスタのゲート端子にフィ る方式が提案されている(1989年電子情報通信学会 秋季全国大会 C-133「CMOS高速I/O回路の 一検討 P5-119)。

【0003】すなわち、図6の回路は、ソース共通接続 された一対の差動トランジスタMP2、MP3とその共 通ソース端子に接続された定電流用トランジスタMP1 およびドレイン端子に接続されたアクティブ負荷トラン ジスタMN1、MN2とからなる差動増幅段により、出 力されるべき信号D、D'を増幅して上記負荷トランジ スタMN1, MN2とカレントミラー接続された出力ト 40 ランジスタMN3、MN4を駆動し、差動電流信号 I ou t, Iout'を出力させるというものである。

[0004]

【発明が解決しようとする課題】上記従来の電流駆動方 式の送信回路においては、出力トランジスタMN3、M N4のコンダクタンスが製造プロセスのパラツキに依存 するため、製造プロセスがばらつくと出力される電流信 号 I out, I out'が大きく変動し、送信側LSIの消費 電力がばらつくとともに、伝送される信号の振幅がばら ズマージンが低下するという問題点があることが、本発 明者らによって明らかにされた。

【0005】本発明の目的は、CMOS-LSI間の信 号伝送を差動信号による電流駆動方式で行なうシステム において、用力される差動電流信号の電流変動量を少な くしこれによって伝送される信号の振幅を一定化できる ような差動送信回路を提供することにある。この発明の 前配ならびにそのほかの目的と新規な特徴については、 本明細書の記述および振財図面から明らかになるであろ

[0006]

【課題を解決するための手段】本順において開示される 発明のうち代表的なものの概要を説明すれば、下記のと おりである。すなわち、信号の送信回路をソース共通接 続された一対の差動トランジスタと差動トランジスタの 共调ソース選子に接続された定量流源とからなる差動回 路によって構成すると共に、上記定面流源を並列形態で 接続された一対のトランジスタによって構成し、これら の定電流用トランジスタのゲート端子に回路の出力電圧 を、直接もしくは増幅回路を介してフィードバックさせ るようにしたものである。 [0 0 0 7]

[作用] 差動電流駆動方式の信号伝送においては、伝送 線路の受端側に線路の特性インピーダンスに整合された 終端抵抗が接続される。この終端抵抗は通常±1%以下 の高精度の外付け抵抗で構成される。そのため、信号送 出回路の差動出力トランジスタのコンダクタンスのパラ ツキにより駆動電流が変動すると、送信信号の振幅が変 化する。しかるに上記した手段によれば、信号送出回路 ードパックされているため、差動出力トランジスタのコ ンダクタンスのパラツキにより駆動電流が大きくなると 定電流源の電流が小さくなるように、また駆動電流が小 さくなると定電流源の電流が大きくなるように負帰還が かかるため、伝送信号の振幅を一定化させるという上記 目的を達成することができる。また、駆動電流の変動量 が小さい場合にも増幅回路を介してフィードバックさせ ることによって、より高い安定化を図ることができる。 [0008]

【実施例】図1には、木発明に係る伝送同路の一実施例 が示されている。この実施例の伝送回路は、プリント基 板上に搭載された2つのCMOS-LSI1, 2間をプ リント配線からなる伝送線路1a. 1bによって接続し た構成として示されている。送信旬のLSI1内に設け られた送信回路は、ソース共通接続された一対のN-M OSFETからなる差動トランジスタQ1, Q2と、こ の差動トランジスタQ1、Q2の共通ソース端子に接続 された定電流源CCとからなる差動増幅回路によって構 成され、上記差動トランジスタQ1、Q2のドレイン端 ついて信号が受信側のLSIに伝わらなかったり、ノイ 50 子がLSIの信号出力端子Ta,Tbに接続されてい

る。この実施例では、上記定電流源CCが、互いに並列 形態で接続された一対のN-MOSFET Q3, Q4 によって構成され、これらの定電流用トランジスタロ 3. Q4のゲート端子に、回路の出力信号a, bが直接 フィードパックされるように構成されている。また、上 記定電流用トランジスタQ3、Q4のソース端子と接地 点との間には、スイッチ用のMOSFET Q5が接続 され、このMOSFET Q5のゲート端子には送信回 路を活性化する選択信号osが印加されている。

【0009】上記出力端子TA、Tbには、伝送線路1 a, lbを介して受信側LSIの入力端子Tc, Tdが 接続されている。また、伝送線路1a、1b受端側は終 端抵抗R1、R2およびR3を介して電源電圧端子Vcc に接続されている。終端抵抗R1、R2およびR3の値 は、伝送線路の特性インピーダンスに整合するように決 定される。なお、AMP1は受信側LSIに設けられた 受信回路としての差動センスアンプである。送信信号 a, bのレベルは上記伝送線路1a, 1bの抵抗値と受 端側の終端抵抗R1、R2、R3の値および送信回路の 駆動電流とによって決まる。伝送線路 la, lbの抵抗 20 値はプリント基板上の配線の場合、100Ω程度のかな り低い値になる。この実施例では、受信側のLSIに高 感度のセンスアンプを用いることにより、送信信号の振 幅が300mV程度で済むように駆動電流が決定され、 その電流値が得られるように送信回路の各素子の定数が 設定されている。

【0010】次に、上記信号伝送回路の動作を図5の夕 イミングチャートを用いて説明する。この字筋例では、 送信側のLSI1で送信データinが発生すると、イン 信号D', Dが形成されて、出力回路の差動トランジス タQ1、Q2のゲート端子に供給される。これととも に、内部制御回路から供給される選択信号osがハイレ ベルに変化されると、送信回路が動作状態になり、図5 (C), (D) に示すような波形の信号a, bが、出力 端子Ta, Tbより伝送線路1a, Ib上に出力され

【0011】この実施例では、上記送信信号a, bが送 信回路内の定電流用トランジスタQ3. Q4のゲート増 が予定していたレベルよりも高くなると、定電流用トラ ンジスタQ3、Q4に流される電流が増加して差動トラ ンジスタロ1. 02のドレイン電圧が下がり、送信信号 のレベルが下がる。一方、送信信号 a, bのレベルが予 定していたレベルよりも低くなると、定電流用トランジ スタロ3. Q4に流される電流が減少して差動トランジ スタQ1、Q2のドレイン電圧が上がり、送信信号a、 bのレベルが上がる。このようにして送信回路の入力側 に負帰還がかかることにより、伝送回線の駆動電流が一 る。一方、送信同路内の駆動トランジスタQ1、Q2は 伝送線路1a、1bや終端抵抗R1、R2、R3の抵抗 値に比べて高い抵抗値となる。従って、受信信号c. d は電源電圧Vccに近いレベルを振幅の中心として揺動さ れる。受信信号 c, dが、選択信号 φ s' によって活性 化された受信側のセンスアンプAMP1に入力される と、増幅されて図5 (F) のような信号OUTが出力さ わる.

【0012】図2には、本発明の他の実施側が示されて 10 いる。この実施例は、上記実施例における送信側LSI 1の出力端子Ta、Tbから定電流用トランジスタQ 3. Q4のゲート端子へのフィードバック経路の途中に 増幅器AMP2を挿入したものである。このように構成 することによって、駆動電流の変動量が小さい場合にも その変動量を増幅してフィードパックさせることができ るため、 送信信号のレベルを一定にすることができる 【0013】図3には、上記実施例における受信回路A MP1の一構成例が示されている。この実施例の受信回 路は、MOSFET Q6-Q12からなる差動増幅段 SA1とMOSFET Q13-Q18からなる差動増 幅段SA2が2段接続されてなる。 すなわち、前段の差 動増銀段SA1の出力信号が後段の差動増銀段SA2を 構成する禁動トランジスタQ16、Q17のゲート端子 に印加され、前段の差勤増幅段SA1でレベルシフトを 行なって後段の美動増幅段SA2での増幅率が長大とな るようなパイアス点にシフトするように構成されてい る。これによって、電源電圧Vccに近いパイアスレベル にある入力信号 c. dを効率良く増幅することができ る。また、前段の差勤増幅段SA1でレベルシフトを行 パータINVおよびノンインパータNIVによって相補 30 なうようにしているため、伝送線路終端のプルアップ電 圧Vccとして受信側LSIの電源電圧と同じ電源電圧を 用いることができる。特に制限されないが、前段の差動 **増幅段SA1ではレベルシフトとともに増幅も行なうよ** うに各素子の定数を設定するのが良い。

[0014] なお、図3の受信回路においても、前段の 差動増幅段SA1の定電流源を並列形態のMOSFET Q10とQ11とで構成し、そのゲート端子に差動M OSFET Q8, Q9のドレイン電圧を印加させるこ とで、出力無圧のパラツキを防止するようにされてい 子にフィードバックされているため、送信信号のレベル 40 る。また、差動増幅仮SA1および差動増幅及SA2に は、スイッチMOSFET Q12, Q18をそれぞれ 設けて選択信号 os'によって活性化させるようになっ ている。さらに、後段の差跡増幅段SA2の負荷MOS FET Q14と並列にスイッチMOSFET Q15 を接続して、上記選択信号 o s ' によって非選択時にオ ンさせることにより出力電圧OUTをハイレベルに固定 できるようにしてある。

【0015】図4には、図2に示されている実施例にお けるフィードパック経路上の増幅器AMP2の回路例が 定にされ、送信信号 a, bの振幅が安定するようにな 50 示されている。この増幅器AMP2の構成は、図3に示 されている受信回路AMP1内の前段の差動増幅器SA 1 と同一であり、レベルシフトを行ないつつ信号を増幅 して出力できるように構成されている。

【0016】以上説明したように、上記実施例は、信号 の送信回路をソース共通接続された一対の差動トランジ スタと差動トランジスタの共通ソース端子に接続された 定電流順とからなる差動回路によって構成すると共に、 上記定電流源を並列形態で接続された一対のトランジス タによって構成し、これらの定価流用トランジスタのゲ ート端子に回路の出力電圧を、直接もしくは増幅回路を 10 伝送を差勤信号による電流駆動方式で行なうシステムに 介してフィードバックさせるようにしたので、信号送出 回路の差勤出カトランジスタのコンダクタンスのパラツ キにより駆動電流が大きくなると定電流源の電流が小さ くなるように、また差動出力トランジスタのコンダクタ ンスのパラツキにより駆動電流が小さくなると定電流源 の電流が大きくなるように負帰還がかかるため、伝送信 号の振幅が一定化される。また、送信信号の振幅が小さ いため、消費電力が低く押さえることができるので、信 号端子数の多いLSI間を高速結合させたい場合にも使 用することができるという効果がある。

【0017】また、上記実施例では、送信回路および受 信回路にスイッチMOSFETをそれぞれ設けて選択信 母の8. の8'によって活性化させるようにしているた め、複数のLSIの送信回路と受信回路を一本の伝送線 路に接続してバス方式で信号を伝送するように構成する ことができる。

【0018】以上本発明者によってなされた発明を実施 例に基づき具体的に説明したが、本発明は上記実施例に 限定されるものではなく、その要旨を逸脱しない範囲で 種々変更可能であることはいうまでもない。例えば、上 30 記実施例では、送信回路および受信回路がCMOS回路 で構成されている場合について説明したが、NMOS回 路で構成することも可能である。

【0019】以上の説明では主として本発明者によって

なされた発明をその背景となった利用分野であるプリン ト基板上におけるLSI間の信号伝送に適用した場合に ついて説明したが、この発明はそれに限定されるもので なく、ツイステッドペア線によるLSI間の信号伝送に 利用することができる。

[0020]

【発明の効果】本順において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 のとおりである。すなわち、CMOS-LSI間の信号 おいて、出力される差動電流信号の電流変動量を少なく し、これによって伝送される信号の振幅を一定化するこ とができる。

【図面の簡単な説明】 【図1】本発明に係る半導体集積回路を用いた信号伝送 同路の一字施例を示す同路図である。

【図2】信号伝送回路の他の実施例を示す回路図であ

【図3】受信回路の具体的構成例を示す回路図である。 【図4】フィードパック経路上の増幅回路の具体的構成

例を示す回路図である。 【図 5】信号伝送回路の動作タイミングを示すタイムチ

ャートである。 [図 6] 従来の電流駆動方式の信号送信回路の一例を示 す回路図である。

[符号の説明] 送信側LSI

2 受信側T.S.I


la. lb 伝送線路

R1, R2, R3 終端抵抗

AMP1 受信回路

Q1, Q2 差動トランジスタ Q3, Q4 定電流用トランジスタ

[2]11 [234]



フロントページの続き

(72)発明者 佐藤 陽一

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 08-162942

(43)Date of publication of application: 21.06.1996

(51)Int.Cl. H03K 19/0175

H03K 19/0185

H03K 19/018

HO3K 19/0944

(21)Application number : 06-295174 (22)Date of filing : 29.11,1994 (71)Applicant: MITSUBISHI ELECTRIC CORP

(72)Inventor: SATO HIROTOSHI WADA TOMOHISA


Р

(54) OUTPUT CIRCUIT, INPUT CIRCUIT AND INPUT/OUTPUT INTERFACE SYSTEM USING THEM

(57) Abstract:

PURPOSE: To provide an output circuit, an input circuit and an input/output interface system using them capable of transmitting signals at a high speed with low power consumption.

CONSTITUTION: Complementary logic signals DT and /DT outputted from an internal circuit IS1 are converted to complementary current signals IO and /IO in this output circuit OP1 and outputted to transmission lines T1 and T2 in a current mode. This input circuit IP1 converts the inputted complementary current signals IO and /IO to complementary voltage signals VO and /VO and outputs them to the internal circuit IS11 in a voltage mode.



(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-162942 (43)公開日 平成8年(1996)6月21日

(51) Int.Cl.4	識別記号	庁内整理番号	FΙ	技術表示箇所
H 0 3 K 19/0175				

19/0185 19/018

> H 0 3 K 19/00 101 F 101 C

審査請求 未請求 請求項の数18 OL (全 20 頁) 最終頁に続く

(21)出願番号	特膜平6-295174	(71)出職人	000006013
			三菱電機株式会社
(22)出題日	平成6年(1994)11月29日		東京都千代田区丸の内二丁目2番3号
		(72) 発明者	佐藤 広利
		(-7,2,7,4	兵庫県伊丹市瑞原4丁目1番地 三菱電機
			株式会社ユー・エル・エス・アイ開発研究
			所内
		(72)発明者	和田 知久


兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社ユー・エル・エス・アイ開発研究

(74)代理人 弁理士 深見 久郎 (外3名)

(54) 【発明の名称】 出力回路、入力回路、およびこれらを用いた入出力インタフェースシステム

(57)【要約】

【目的】 低消費電力で高速に信号を伝送することがで きる出力回路、入力回路、およびこれらを用いた入出力 インタフェースシステムを提供する。 【構成】 内部回路 I S 1 から出力される相補論理信号 DT、/DTを出力回路OP1で相補電流信号IO、/ IOの変換し、伝送線路T1、T2へ電流モードで出力 する。入力回路 IP1は、入力した相補電流信号 IO、 /IOを相補電圧信号VO、/VOに変換し、電圧モー ドで内部回路 IS11へ出力する。



【特許請求の範囲】

【請求項1】 互いに相補な第1および第2相補電流信号を伝送路を介して電流モードで外部へ伝送する出力回路であって.

互いに相補な第1および第2相補論理信号を受ける入力 端と、

前記入力端へ入力された前記第1および第2相補論理信号の電位に応じて、前記第1および第2相補電流信号を 電流モードで外部へ出力する出力手段を含む出力回路。

【請求項2】 前記出力手段の終端に接続され、所定の 終端電位を受ける抵抗手段をさらに含む請求項1記載の 出力回路。

【請求項3】 前記抵抗手段は、

一端に前記終端電位を受ける第1および第2抵抗を含

前記出力手段は、

電流源と、

前記第1相補論理信号を受けるゲートを有し、一端が前記第1抵抗に接続され、他端が前記電流源と接続される 第1NMOSトランジスタと、

前記第2相補論理信号を受けるゲートを有し、一端が前記第2抵抗に換続され、他端が前記電流源と接続される 第2 MMO Sトランジスタとを含む請求項2記載の出力 同窓

【請求項4】 前記出力手段は

前記第1相補論理信号を受けるゲートを有し、一端に接 地電位を受ける第1プルダウン用NMOSトランジスタ と、

前記第2相補論理信号を受けるゲートを有し、一端に前記接地電位を受ける第2プルダウン用NMOSトランジスタとを含む請求項1記載の出力回路。

【請求項5】 前記出力手段は、

前記第1相補論理信号を受けるゲートを有し、一端に電 源電圧を受ける第1プルアップ用PMOSトランジスタ と、

前記第2相補論理信号を受けるゲートを有し、一端に前 記電源電圧を受ける第2プルアップ用PMOSトランジ スタとを含む請求項1記載の出力回路。

【請求項6】 外部から伝送路を介して電流モードで伝送される互いに相補な第1および第2相補電流信号を受ける入力回路であって。

前記第1および第2相補電流信号を受ける入力端と、 前記入力増へ入力された前記第1および第2相補電流信

号の電流変化を電圧変化へ変換し、前記第1および第2 相補電流信号の電流に応じた互いに相補な第1および第 2相補電圧信号を電圧モードで内部に出力する変換手段 を会れる力回路。

【請求項7】 前記変換手段は、

前記第1および第2相補電流信号の電流を差動し、電流 変化を電圧変化へ変換するカレントコンベイ回路を含む 請求項6記載の入力回路。

【請求項8】 前記カレントコンベイ回路は、

一端に前記第1相補電流信号を受け、他端に電源電圧を 受ける第1負荷と、

一端が前記第1負荷の一端と接続される第1PMOSトランジスタと、

一端が前記第1PMOSトランジスタの他端と接続され、接地電位を受けるゲートを有する第2PMOSトランジスタと、

一端が前記第2PMOSトランジスタの他端と接続され、他端に前記接地電位を受ける第2負荷と、

一端に前記第2相補電流信号を受け、他端に前記電源電 圧を受ける第3負荷と、

一端が前記第1負荷の一端と接続され、他端が前記第1 PMOSトランジスタのゲートと接続され、前記第1お よび第2PMOSトランジスタの接続点の電位を受ける ゲートを有する第3PMOSトランジスタと、

一端が前記第3PMOSトランジスタの他端および前記 第1PMOSトランジスタのゲートと接続され、前記接 地電位を受けるゲートを有する第4PMOSトランジス タと

一端が前記第4PMOSトランジスタの他端と接続され、他端に前記接地電位を受ける第4負荷とを含み、 前記第2PMOSトランジスタと前記第2負荷との接続

点から前記第1相補電圧信号が出力され、 前記第4PMOSトランジスタと前記第4負荷との接続

側記第4 P M O S トランシステと前記第4 頁何との接続 点から前記第2相補電圧信号が出力される請求項7記載 の入力回路。

【請求項9】 前記カレントコンベイ回路は、

一端に前記第1相補電流信号を受け、他端に接地電位を 受ける第1負荷と、

一端が前記第1負荷の一端と接続される第1 NMOSト ランジスタと、

一端が前記第1NMOSトランジスタの他端と接続され、電源電圧を受けるゲートを有する第2NMOSトランジスタと、

一端が前記第2NMOSトランジスタの他端と接続され、他端に前記電源電圧を受ける第2負荷と、

一端に前記第2相補電流信号を受け、他端に前記接地電 位を受ける第3負荷と、

一端が前記第1負荷の一端と接続され、他端が前記第1 NMOSトランジスタのゲートと接続され、前記第1お よび第2NMOSトランジスタの接続点の電位を受ける ゲートを有する第3NMOSトランジスタと、

一端が前記第3NMOSトランジスタの他端および前記 第1NMOSトランジスタのゲートと接続され、前記電 源電圧を受けるゲートを有する第4NMOSトランジス タと

一端が前記第4NMOSトランジスタの他端と接続され、他端に前記電源電圧を受ける第4負荷とを含み、

前記第2NMOSトランジスタと前記第2負荷との接続 点から前記第1相補電圧信号が出力され、

前記第4NMOSトランジスタと前記第4負荷との接続 点から前記第2相補電圧信号が出力される請求項7記載 の入力回路。

【請求項10】 前記入力端は、

前記第1相補電圧信号を受ける第1入力端と、 前記第2相補電圧信号を受ける第2入力端とを含み、 前記入力回路は、

一端が前記第1入力端と接続され、他端に所定の終端電位を受ける第1終端抵抗と、

一端が前記第2入力端と接続され、他端に前記終端電位 を受ける第2終端抵抗とをさらに含む請求項6記載の入 力回路。

【請求項11】 外部から伝送路を介して電流モードで 伝送される電流信号を受ける入力回路であって、

前記電流信号の電位と所定の基準電位とを比較する比較 手段と

前記比較手段による比較結果に応じて、前記電流信号の 電流に応じた電圧信号を電圧モードで内部に出力する出 カ手段とを会れ入力回路。

【請求項12】 前記比較手段は、

負側入力端子に前記電流信号を受け、正側入力端子に前 記基準電圧を受けるコンパレータを含み、 前記出力手段は

前記コンパレータの出力信号を受けるゲートを有し、一 端に前記電流信号を受けるNMOSトランジスタと、 一端が前記NMOSトランジスタの他端と接続され、他

端に電源電圧を受ける負荷とを含み、 前記NMOSトランジスタと前記負荷との接続点から前 記電圧信号が出力される請求項11記載の入力回路。

【請求項13】 前記比較手段は、 正側入力端子に前記電流信号を受け、負側入力端子に前記電流信号を受け、負側入力端子に前記電流信号を受け、負側入力端子に前記

記基準電位を受けるコンパレータを含み、前記出力手段は、

前記コンパレータの出力信号を受けるゲートを有し、一 端に前記電流信号を受け、他端に電源電圧を受ける第1 PMOSトランジスタと、

前記コンパレータの出力信号を受けるゲートを有し、一端に前記電源電圧を受ける第2PMOSトランジスタと、

一端が前記第2PMOSトランジスタの他端と接続され、他端に接地電位を受ける負荷とを含み、

前記第2PMOSトランジスタと前記負荷との接続点から前記電圧信号が出力される請求項11記載の入力回路。

【請求項14】 前記比較手段は、

一端に前記電流信号を受ける第1NMOSトランジスタ と、

一端およびゲートが前記第1 NMOSトランジスタの他

端と接続され、他端に電源電圧を受ける第1PMOSト ランジスタン

一端に前記基準電位を受け、他端およびゲートが前記第 1NMOSトランジスタのゲートと接続される第2NM OSトランジスタと。

一端が順記第2NMOSトランジスタの他贈かまだゲー と接続され、他増に前記電源電圧を受け、前記第1P MOSトランジスタのゲートおよび前記第1NMOSト ランジスタと前記第1PMOSトランジスタとの接続点 と接続されるゲートを有する第1PMOSトランジスタ とを含み、

前記出力手段は、

前記第2PMOSトランジスタのゲートと接続されるゲートを有し、一端に前記電源電圧を受ける第3PMOSトランジスタと。

一端が前記第3PMOSトランジスタの他端と接続され、他端に接地電位を受ける負荷とを含み、

前記第3PMOSトランジスタと前記負荷との接続点から前記電圧信号が出力される請求項11記載の入力回 略

【請求項15】 前記比較手段は、

一端に前記電流信号を受ける第1 PMOSトランジスタ

一端が前記第1PMOSトランジスタの他端と接続され、他端に接地電位を受ける第1NMOSトランジスタ

一端が前記第1PMOSトランジスタのゲートと接続され、他端が前記基準電位を受ける抵抗と、

一端が前記抵抗の一端および前記第1PMOSトランジ スタのゲートと接続され、前記第1PMOSトランジス タと前記第1NMOSトランジスタとの接続点と接続さ れるゲートを有する第2PMOSトランジスタと、

一端が前記第2PMOSトランジスタの他端と接続され、他端に前記接地電位を受け、前記第2PMOSトランジスタの他端とは前記第1NMOSトランジスタの ゲートと接続されるゲートを有する第2NMOSトランジスタとを徐されるゲートを有する第2NMOSトランジスタとを含み。

前記出力手段は、

前記第2NMOSトランジスタのゲート接続されるゲートを有し、他端に前記接地電位を受ける第3NMOSトランジスタと

一端が前記第3NMOSトランジスタの他端と接続され、他端に電源電圧を受ける負荷とを含み、

前記第3NMOSトランジスタと前記負荷との接続点から前記電圧信号が出力される請求項11記載の入力回 路。

【請来項16】 出力用半導体装置から入力用半導体装置へ伝送路を介して電流モードで互いに相補な第1およ び第2相補電流信号を電流モードで伝送する入出力イン タフェースシステムであって、 前記出力用半導体装置は、

前記第1および第2相補電流信号を電源モードで前記伝 送路へ出力する出力回路を含み、

前記入力用半導体装置は、

前記伝送路を介して入力した前記第1および第2相補電 流信号の電流変化を電圧変化へ変換し、前記第1および 第3号和補電流信号の電流に応じた互いに相補を第1およ び第2相補電圧信号を電圧モードで内部に出力する入力 回路を含む入出力インタフェースシステム、

四路を含む人出刀イングフェースンステム。 【請求項17】 前記入力用半導体装置は、

前記第1相補電圧信号を受ける第1入力端と、

前記第1個個電圧信号を支付る第1人力端と、 前記第2相補電流信号を受ける第2人力端と、

前記第1入力端と接続され、他端に所定の終端電位を受

ける第1終端抵抗と、 前記第2入力端と接続され、他端に前記終端電位を受け

る第2終端抵抗とをさらに含む請求項16記載の入出力 インタフェースシステム。 【請求項18】 出力用半導体装置から入力用半導体装

【請求項18】 出力用半導体装置から入力用半導体装置へ伝送路を介して電流モードで電流信号を伝送する入 出力インタフェースシステムであって、

前記出力用半導体装置は、

MOSトランジスタから構成され、前記電流信号を電流 モードで前記伝送路へ出力する出力回路を含み、 前記入力用半導体装置は、

前記伝送路を介して入力した前記電流信号の電流変化を 電圧変化へ変換し、前記相補電流信号の電流に応じた電 圧変化へ変換し、前記相補電流信号の電流に応じた電 に変した。 出力インタフェースシステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本売明は、電流モードを用いてデ ータを伝送するための出力回路。入力回路、およびこれ らを用いた入出力インタフェースシステムに関するもの である。

[0002]

【従来の技術】従来、半導体装置間のデーク転送の規格として、TTL(TransistorーTransistorーTransistorーTransistorーTransistorーTransistorーTransistorーTransistorーTransistorープーというには、アックアース場格がある。これらの伝送方法は、伝送する信号の電圧の斯福を変化させ、振幅の変化を検知する程序を伝送する信号の電圧の振幅を変化させ、振幅の変化を検知する程序を伝送する場合、運転、反射学の問題が発生する。このため、GTL(Gunning Transceiver Losic)、CTT(Center Tapped Termination)等の小域幅インタフェース規格に担い合える出力の場合によって、大型は一個というによって、大型は一個というには、アッシュアル型出力回路とオープン・ドレン型出力回路とオープン・ドレン型出力回路と対ある。

【0003】まず、従来の出力回路であるアッシュアル 型出力回路について図面を参照しながら説明する。図1 2は、従来のアッシュアル電出力回路を用いた入出力インタフェースシステムの情級を示すプロック図である。 【0004】間12を参照して、入出力インタフェースシステムは、半導体装置【C101および【C111 を、伝送線路下101を含む、半等体装置【C101 、内部回路1S101、出力回路のP101を含む。 出力回路のP101は、PMのSトランジスタQ10 1、NMのSトランジスタQ102を含む。半導体装置 【C111は、抵抗R101、入力回路1P101、内 部回路1S111を含む。人力回路1P101は、コンパレータCP101を含む。

【0005】アッシュアル型の出力回路のP101は、アルアップ用のPMOSトランジスタQ101はよびアルダウン用のNMOSトランジスタQ102により構成される。PMOSトランジスタQ101はよびYMOSトランジスタQ10102がテトには、内部回路IS101から出力される信号を受ける。出力回路のP101は、入力した信号に応じて、ハイレベルまたはコーレベルの出力信号を伝送線路T101へ出力する。このとき、出力される信号は、PMOSトランジスタQ101 およびNMOSトランジスタQ102により駆動される信号である。

【0006】一方、入力回路IP101は、コンパレータCP101により構成される。伝送機器下101を介とて入方された信号は、コンパレータCP101は、入力ノードN10 される。コンパレータCP101は、入力ノードN10 1の電位と基準電位Vェetの電位を登北域し、比較した結果に応じに助力信号を存動回路IS111、1つ出力する。ここで、入力ノードN101には、終端抵抗101の位端は対策されば101の位端は対策されば101の位端は対策されば101の位端は対策されば101の位端は対策されば101の位端は対策を対策を対している。上記の構成に101のイン学と大きが表端に101のイン学と大きが表端を1010が表に対したいる。上記の構成により、半導体装置IC101の出力回路OP101から伝送機器下101を介して半導体装置IC111へ信号が行送される。

【0007】次に、従来のオーアン・ドレイン型比力回 都について説明する、図13は、従来のオーアン・ドレ イン型出力回路を用いた入出カインタフェースシステム の構成を示すプロック国である。図13に示す入出力インタフェ ースシステムと図12に示す入出力インタフェ ースシステムとで異なる点は、出力回路のP101が出 力回路のP102に変更された点であり、その他の点は 同様であるのでは評価を認明を

【0008】図13を参照して、半導体装置IC102 は、内部回路IS101、出力回路OP102を含む。 出力回路OP102は、NMOSトランジスタQ103

を含む。

【00の9】ホーアン・ドレイン型出力回路のP102 は、アルケウン用のNMOSトランジスタQ103から構成される、NMOSトランジスタQ131のケートは、内部回路1S101から出力される信号を受ける。NMOSトランジスタQ103は、入力した信号に応じ、ローレベルの出力に関しては、NMOSトランジスタQ103の原動力を弱か、終端電位VTTを基準電位Vrefよりも高く設定することにより、ハイレベルの出力を引か伝送される。上記の動作により、半導体装置IC102の出力回路OP102から伝送接着T101を介して半導体装置IC1104億号が伝送される。

【0010】次に、GTL規格の入出カインタフェース システムについて説明する。図14は、従来のGTL規 格の入出カインタフェースシステムの構成を示すブロッ ク図である。

【00111図14を参照して、入出力インタフェース
ンステムは、半導体装置IC103およびIC112、
伝送機路T101を含む、半導体装置IC103は、内
部回路IS101、出力回路OP103、終端底な日
1、G102、PMOSトランジスタQ104、NMO
SトランジスタQ105~0108を含む、半導体装置
IC112は、内部回路IS111、入力回路IP10
2を含む、入力回路IP102は、PMOSトランジス
QQ111~Q113、NMOSトランジスタQ114
、Q115を含む。

【0012】GTL規格の出力回路OP103は、オー プン・ドレイン型回路で構成されており、ターンオフ時 の波形歪みを緩和するため、NMOSトランジスタQ1 06およびQ107は、NMOSトランジスタQ108 を徐々にオフにする。また、出力ノードN111は、終 端紙抗R102を介して終端電位VTTに終端されてい る。したがって、伝送線路T101の特性インピーダン スと終端抵抗R102のインピーダンスとの整合が取れ るように構成されている。NMOSトランジスタQ10 8によりローレベルの信号が出力され、ハイレベルの出 力に関しては、NMOSトランジスタQ108の駆動力 を弱め、終端電位VTTを基準電位Vrefよりも高く 設定することにより、ハイレベルの信号が発生される。 【0013】一方、入力回路 I P102は、PMOSト ランジスタQ111~Q113、NMOSトランジスタ Q114およびQ115からなる差動増幅回路によって 構成されている。入力回路 I P102は、入力ノードN 1.1.2の間位と基準間位Vrefとを比較し、比較結果 を内部回路 I S 1 1 1 へ出力する。上記の動作により。 IC103から伝送線路T101を介して半導体装置I C112へ信号が伝送される。

【0014】次に、CTT規格の入出力インタフェース

システムについて説明する。図15は、CTT規格の入 出力インタフェースシステムの構成を示すブロック図で ある。

【0015】図15を参照して、入出力インタフェース システムは、半導体装置101043および1C113、 伝送線幣12を62、半等体表置1C104は、内部回路 路1S102、出力回路0P104を含む、出力回路0 P104は、制御品哩回路CL、コンパレータCP10 2、PMOSトランジスタQ121、Q122、NMO SトランジスタQ123、Q124を含む。半導体装置 IC113は、内部回路1S111、入力回路1P10 3、終端抵抗R103を含む。入力回路1P103は、コンパレータCP103を含む。入力回路1P103は、コンパレータCP103を含む。入力回路1P103は、コンパレータCP103を含む。

【0016】CTT規格の出力回路のP104は、2組 の出力ドライバにより構成されている。これらのドライ バを同時に動作させ、出力がハイレベルノローレベルの 基準電位を超えた後、コンパレータCP102の出力を 制御論理回路CLへフィードバックし、制解論理回路C しに接続された出力ドライバをカットネフさせるように 制即されている。半導体装置「C113に関しては、図 12に示す半導体装置「C113に関しては、図 12に示す半導体装置「C104から伝送維路下 1を介して半導体装置「C104から伝送維路下 1を介して半導体装置「C113へ信号が伝送される。 【0017】

【発明が解決しようとする課題】上記の各能来例では、いずれのインタフェース規格においても電圧変化とかり 信号を伝送していた。したがって、ボード配線のトータル容能が大きい場合、その容能を完電た社が電きを要がある。この結果、信号伝送のために大電流を電か出力バッファが必要となり、かつ、ボード配線容易が大数電されるため、入出力インタフェースに用いられる入力回路おしな出力に関係の消費電流が大きくなるという問題。成があった。また、出力回路の出力インビーダンスと伝統の構作インビーダンスと大力回路の入力インビーダンスとの不整合により、信号に反射が生じ、高速に信号を伝送することができないという問題点もあった。

【OO18】上説の電圧モードによる人出力インタフェースシステム以外に、電流モードによる人出力インタフェースとしては、ECL (Emitter Coupled Logic) インタフェースとしては、ECL (Emitter Coupled Logic) インタフェースをしたがある。 電流モードのインタフェースがあれている。 たとえば、Tomoaki KAWAMURA近(NTT LSI Lab.) によって発表された論文 "An Extremely Low-power Bpolar Current-mode I/O Circuit for Multi-Gbit/s Interfaces" (1994Symposium on VISI Circuits Digital of Technical Papers) がある。上記の論文では、バ

イポーラ・トランジスタを用いた電流モードのインタフ ェース回路が開示されている。この回路の出力回路は、 相補のバイポーラ・トランジスタによって構成されるカ レント・スイッチ・ドライバで構成され、入力回路は、 コモン・ベース・バイボーラトランジスタで差動電流を 受ける構成となっている。

【0019】上記の出力回路および入力回路を用いた場 合以下の問題点がある。まず、バイポーラ・トランジス 夕を用いた場合、プロセス的に高価になる。また、バイ アス電流を必要とするため、低消費電力化には向かな い。さらに、上記の出力回路および入力回路はバイボー ラ・トランジスタの特性を利用した回路であるので、M OSトランジスタへの置換は容易に行なうことはできな い。さらに、上記の出力回路および入力回路は、ECL インタフェースとのコンパティビリティを考慮した回路 であるので、一般的な半導体記憶装置用のインタフェー スへの置換は難しい。以上のような問題点があった。

【0020】また、他の電流モードのECLインタフェ -スとしては、特開平4-207223号公報に開示さ れる出力回路、特開平4-207224号公報に開示さ れる出力回路、特開昭62-53518号公報に開示さ れる集積回路用出力バッファ回路がある。これらの各公 報に開示された回路は、MOSトランジスタを用いたE CLインタフェース用の回路である。上記の各回路は、 ECLインタフェースとのコンパティビリティを考慮し た回路であるので、一般的なデバイス(超高速デバイス) 等以外のデバイス)の使用環境とは異なるため、一般的 な半導体記憶装置用のインタフェースへの適用が難しい という問題点があった。

【0021】また、電流センス回路としては、たとえ ば、Evert Seevinck (Senior M ember, IEEE), Petrus J. van Bers, and Hans OntropEcto て発表された論文 "Current-Mode Tec hniques for High-Speed VL SI Circuits with applicat ion to Current Sense Ampl ifier for CMOS SRAM's" (IE EE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 26, NO. 4, APR IL 1991) に開示された回路がある。この回路 は、メモリ・セル・アレイのデータを検知するとともに 増幅するために使用される。実際には、数十µAから数 百μΑの電流を検知し、電流を電圧に変換して数百mV の電圧差に変換するために使用される。この回路は、メ モリ・セル・アレイに接続されたビット線に比較的大き を容量がついた場合に有効である。しかしながら、この 回路は、メモリ・セル、アレイのデータ検出用に使用さ れるものであり、上記に述べた入出力インタフェースへ の適用は困難であった。

【0022】本発明の目的は、高速にデータを転送する ことができるとともに、消費電力を低く抑えることがで きる入力回路、出力回路、およびこれらを用いた入出力 インタフェースシステムを提供することである。 【0023】本発明のさらに他の目的は、一般的な半導

体記憶装置に適した入力回路、出力回路、および入出力 インタフェースシステムを提供することである。

[0024]

【課題を解決するための手段】請求項1記載の出力回路 は、互いに相補な第1および第2相補電流信号を伝送路 を介して電流モードで外部へ伝送する出力回路であっ て、互いに相補な第1および第2相補論理信号を受ける 入力端と、入力端へ入力された第1および第2相補論理 信号の電位に応じて、第1および第2相補電流信号を電 流モードで外部へ出力する出力手段を含む。

【0025】請求項2記載の出力回路は、請求項1記載 の出力回路の構成に加え、出力手段の終端に接続され、 所定の終端電位を受ける抵抗手段をさらに含む。

【0026】請求項3記載の出力回路は、請求項2記載 の出力回路の構成に加え、抵抗手段は、一端が終端電位 を受ける第1および第2抵抗を含み、出力手段は、電流 源と、第1相補論理信号を受けるゲートを有し、一端が 第1抵抗に接続され、他端が電流源と接続される第1N MOSトランジスタと、第2相補論理信号を受けるゲー トを有し、一端が第2抵抗に接続され、他端が電流源と 接続される第2NMOSトランジスタとを含む。

【0027】請求項4記載の出力回路は、請求項1記載 の出力回路の構成に加え、出力手段は、第1相補論理信 号を受けるゲートを有し、一端に接地電位を受ける第1 プルダウン用NMOSトランジスタと、第2相補論理信 号を受けるゲートを有し、一端に接地電位を受ける第2 プルダウン用NMOSトランジスタとを含む。

【0028】請求項5記載の出力回路は、請求項1記載 の出力回路の構成に加え、出力手段は、第1相補論理信 号を受けるゲートを有し、一端に電源電圧を受ける第1 プルアップ用PMOSトランジスタと、第2相補論理信 号を受けるゲートを有し、一端に電源電圧を受ける第2 プルアップ用PMOSトランジスタとを含む。

【0029】請求項6記載の入力回路は、外部から伝送 路を介して電流モードで伝送される互いに相補な第1お よび第2相補電流信号を受ける入力回路であって、第1 および第2相補電流信号を受ける入力端と、入力端へ入 力された第1および第2相補電流信号の電流変化を電圧 変化へ変換し、第1および第2相補電流信号の電流に応 じた互いに相補な第1および第2相補電圧信号を電圧モ ドで内部に出力する変換手段を含む。

【0030】請求項7記載の入力回路は、請求項6記載 の入力回路の構成に加え、変換手段は、第1および第2 相補電流信号の電流を差動し、電流変化を電圧変化へ変 換するカレントコンベイ回路を含む。

【0031】請求項8記載の入力回路は、請求項7記載 の入力回路の構成に加え、カレントコンベイ回路は、一 端に第1相補電流信号を受け、他端に電源電圧を受ける 第1負荷と、一端が第1負荷の一端と接続される第1日 MOSトランジスタと、一端が第1PMOSトランジス タの他端と接続され、接地電位を受けるゲートを有する 第2PMOSトランジスタと、一端が第2PMOSトラ ンジスタの他端と接続され、他端に接地電位を受ける第 2負荷と、一端に第2相補電流信号を受け、他端に電源 電圧を受ける第3負荷と、一端が第1負荷の一端と接続 され、他端が第1PMOSトランジスタのゲートと接続 され、第1および第2PMOSトランジスタの接続点の 電位を受けるゲートを有する第3PMOSトランジスタ と、一端が第3 P M O S トランジスタの他端および第1 PMOSトランジスタのゲートと接続され、接地電位を 受けるゲートを有する第4PMOSトランジスタと、一 端が第4PMOSトランジスタの他端と接続され、他端 に接地電位を受ける第4負荷とを含み、第2PMOSト ランジスタと第2負荷との接続点から第1相補電圧信号 が出力され、第4PMOSトランジスタと第4負荷との 接続点から第2相補電圧信号が出力される。

【0032】請求項9記載の入力回路は、請求項7記載 の入力回路の構成に加え、カレントコンベイ回路は、一 端に第1相補電流信号を受け、他端に接地電位を受ける 第1負荷と、一端が第1負荷の一端と接続される第1N MOSトランジスタと、一端が第1NMOSトランジス タの他端と接続され、電源電圧を受けるゲートを有する 第2NMOSトランジスタと、一端が第2NMOSトラ ンジスタの他端と接続され、他端に電源電圧を受ける第 2負荷と、一端に第2相補電流信号を受け、他端に接地 電位を受ける第3負荷と、一端が第1負荷の一端と接続 され、他端が第1NMOSトランジスタのゲートと接続 され、第1および第2NMOSトランジスタの接続点の 電位を受けるゲートを有する第3NMOSトランジスタ と、一端が第3NMOSトランジスタの他端および第1 NMOSトランジスタのゲートと接続され、電源電圧を 受けるゲートを有する第4NMOSトランジスタと、一 端が第4NMOSトランジスタの他端と接続され、他端 に電源電圧を受ける第4負荷とを含み 第2NMOSト ランジスタと第2負荷との接続点から第1相補電圧信号 が出力され、第4NMOSトランジスタと第4負荷との 接続点から第2相補電圧信号が出力される。

【0033】請求項10記載の入力回路は、請求項6記 載の入力回路の構成に加え、人力端は、第1相補電圧信 身を受ける第1人力端と、東日補電圧信号を受ける第 2入力端とを含み、入力回路は、一端が第1人力端と接 綾され、他端に所定の寒端電位を受ける第1 終端抵抗 と、一端が第2入力端と接続され、他端に所定の終端電 位を受ける第2終端抵抗とさらに含む。

【0034】請求項11記載の入力回路は、外部から伝

送路を介して電流モードで伝送される電流信号を受ける 人力回路であって、電流信号の電位と所定の基準電位と を比較する比較手段と、比較手段による比較結果に応じ て、電流信号の電流に応じた電圧信号を電圧モードで内 部に出力する出力手段とを含む。

【0035】諸東甲12記物の人力回隔法、諸東甲11 記載の人力回路の構成に加え、比較手段は、真側入力端 子に電流信号を受け、正側人力端子に志障電圧を受ける コンパレータを含み、出力手段は、コンパレータの出力 信号を受けるゲートを有し、一端に電流信号を受ける N MOSトランジスタと、一端がNMOSトランジスタの 他階と接続され、他端に電源電圧を受ける負荷とを含 み、NMOSトランジスタと負荷との接続点から電圧信 号が出力される。

【0036】請求項13高北級の人力回解は、請求項11 記載の人力回路の構成に加え、比較手段は、正視り力増 子に電流信号を受け、負債人力増予に基準電位を受ける コンパレータを含み、出力手段は、コンパレータの出力 信号を受けるゲートを有し、一個に電流信号を受ける 増に電源電圧を受ける第1PMOSトランジスタと、コ ンパレータの出力信号を受けるゲートを有し、一緒に電 源電圧を受ける第2PMOSトランジスタと、一様に第 2PMOSトランジスタの他場と接続をは、他場に接地 電位を受ける負荷とを含み、第2PMOSトランジスタ と負債との接続とかる電圧信号が出力される。

【0037】請求項14記載の入力回路は、請求項11 記載の入力回路の構成に加え、比較手段は、一端に電流 信号を受ける第1 NMOSトランジスタと、一端および ゲートが第1 NMOSトランジスタの他端と接続され、 他端に電源電圧を受ける第1 PMOSトランジスタと、 一端に基準電位を受け、他端およびゲートが第1NMO Sトランジスタのゲートと接続される第2NMOSトラ ンジスタと、一端が第2NMOSトランジスタの他端お よびゲートと接続され、他端に電源電圧を受け、第1P MOSトランジスタのゲートおよび第1NMOSトラン ジスタと第1 PMOSトランジスタとの接続点と接続さ れるゲートを有する第1PMOSトランジスタとを含 み、出力手段は、第2PMOSトランジスタのゲートと 接続されるゲートを有し、一端に電源電圧を受ける第3 PMOSトランジスタと、一端が第3PMOSトランジ スタの他端と接続され、他端に接地電位を受ける負荷と を含み、第3PMOSトランジスタと負荷との接続点か ら電圧信号が出力される。

【0038】請求項15記録の人力回隔注、請求項11 記載の人力回路の構成に加え、比較手段は、一端に電流 信号を受ける第1PMのSトランジスタと、一端だ第1 PMのSトランジスタの他端と接続され、他端に接地電 位を受ける第1NMのSトランジスタと、一端が第1P MのSトランジスタのゲートと接続され、他端が基端電 位を受ける既就と、一端が振れでありまけび第1PMの Sトランジスタのゲートと接続され、第1PMOSトラ ンジスタと第1 NMOSトランジスタとの接続点と接続 されるゲートを有する第2PMOSトランジスタと、-**端が第2PMOSトランジスタの他端と接続され、他端** に接地電位を受け、第2PMOSトランジスタの他端お よび第1NMOSトランジスタのゲートと接続されるゲ ートを有する第2NMOSトランジスタとを含み、出力 手段は、第2NMOSトランジスタのゲート接続される ゲートを有し、他端に接地電位を受ける第3NMOSト ランジスタと、一端が第3NMOSトランジスタの他端 と接続され、他端に電源電圧を受ける負荷とを含み、第 3NMOSトランジスタと負荷との接続点から電圧信号 が出力される。

【0039】請求項16記載の入出力インタフェースシ ステムは、出力用半導体装置から入力用半導体装置へ伝 送路を介して電流モードで互いに相補な第1および第2 相補電流信号を電流モードで伝送する入出力インタフェ ースシステムであって、出力用半導体装置は、第1およ び第2相補電流信号を電流モードで伝送路へ出力する出 力回路を含み、入力用半導体装置は、伝送路を介して入 力した第1および第2相補電流信号の電流変化を電圧変 化へ変換し、第1および第2相補電流信号の電流に応じ た互いに相補な第1および第2相補電圧信号を電圧モー ドで内部に出力する入力回路を含む。

【0040】請求項17記載の入出力インタフェースシ ステムは、請求項16記載の入出力インタフェースシス テムの構成に加え、入力用半導体装置は、第1相補電圧 信号を受ける第1入力端と、第2相補電流信号を受ける 第2入力端と、一端が第1入力端と接続され、他端に所 定の終端電位を受ける第1終端抵抗と、一端が第2入力 端と接続され、他端に所定の終端電位を受ける第2終端 抵抗とをさらに含む。

【0041】請求項18記載の入出カインタフェースシ ステムは、出力用半導体装置から入力用半導体装置へ伝 送路を介して電流モードで電流信号を伝送する入出力イ ンタフェースシステムであって、出力用半導体装置は、 MOSトランジスタから構成され、電流信号を電流モー ドで伝送路へ出力する出力回路を含み、入力用半導体装 置は、伝送路を介して入力した電流信号の電流変化を電 圧変化へ変換し、電流信号の電圧に応じた電圧信号を電 圧モードで内部に出力する入力回路を含む。

[0042]

【作用】請求項1ないし請求項5記載の出力回路におい ては、互いに相補な第1および第2相補論理信号に応じ た第1および第2相補電流信号を電流モードで外部へ出 カすることができる.

【0043】請求項6ないし請求項10記載の入力回路 においては、電流モードで伝送される互いに相補な第1 および第2相補電流信号の電流変化を電圧変化へ変換 し、第1および第2相補電流信号の電流に応じた互いに 相補交第1および第2相補電圧信号を電圧モードで内部 に出力することができる。

【0044】請求項11ないし請求項15記載の入力回 路においては、電流モードで伝送された電流信号の電位 と所定の基準電位とを比較し、比較結果に応じて電流信 号の電流に応じた電圧信号を電圧モードで内部に出力す ることができる.

【0045】請求項16および請求項17記載の入出力 インタフェースシステムにおいては、出力用半導体装置 から第1および第2相補電流信号を電流モードで伝送路 へ出力することができ、入力用半導体装置は、入力した 第1および第2相補電流信号の電流変化を電圧変化へ変 換し、第1および第2相補電流信号の電流に応じた互い に相補な第1および第2相補電流信号を電圧モードで内 部に出力することができる。

【0046】請求項18記載の入出力インタフェースシ ステムにおいては、出力用半導体装置のMOSトランジ スタから構成された出力手段から電流信号を電流モード で伝送路へ出力することができ、入力用半導体装置は、 入力した電流信号の電流変化を電圧変化へ変換し、電流 信号の電流に応じた電圧信号を電圧モードで内部に出力 することができる。

[0047]

【実施例】以下、本発明の各実施例を図面参照しながら 説明する。図1は、本発明の第1の実施例の入出カイン タフェースシステムの構成を示すブロック図である。 【0048】図1を参照して、入出力インタフェースシ ステムは、半導体装置IC1およびIC11、伝送線路 T1、T2を含む。本実施例では、半導体装置IC1か ら伝送線路T1およびT2を介して電流モードで互いに 相補な相補電流信号が半導体装置IC11へ伝送され る。半導体装置IC1としては、ダイナミックランダム アクセスメモリ、シンクロナスダイナミックランダムア クセスメモリ、スタティックランダムアクセスメモリ等 の一般的な半導体記憶装置が用いられる。半導体装置 I C11としては、マイクロプロセッサ等の演算処理装置 が用いられる。また、逆に、半導体装置 I C 1 として演 算処理装置を用い、半導体装置 I C 1 1 として一般的な 半導体記憶装置を用いてもよい。さらに、半導体装置 I C1およびIC11ともに一般的な半導体記憶装置を用 いてもよいし、海箕処理装置を用いてもよい。以下の各 実験例でも同様である。

【0049】半導体装置IC1は、内部回路IS1、出 カ同路OP1を含む。内部回路IS1から出力回路OP 1へ互いに相補な内部データ信号である相補論理信号D T. / D T が出力回路 O P 1 へ入力される。

【0050】出力回路OP1は、終端抵抗R1、R2、 NMOSトランジスタQ1Q2、電流源 I 1を含む。終 端抵抗R1の一端には所定の終端電位VTTが供給され る。終端抵抗R1の他端はNMOSトランジスタQ1の 一端と接続される。NMOSトランジスタQ1のゲート には相補論理信号DTが供給される。NMOSトランジ スタQ10他唱は電流源 I1の一端と接続される。電流 源 I1の他端には接地電位が供給される。終端眼底R2 の一端には終端電位VTTが供給される。終端眼底R2 の地端にNMOSトランジスタQ2の一端と接続され

る。NMOSトランジスタQ2のゲートには相補論理信 号/DTが供給される。NMOSトランジスタQ2の他 報は電流源11の一端と接続される。養縄抵抗R1とN MOSトランジスタQ1との接続式であるノードN1は 伝送線路T1と接続される。終端抵抗R2とNMOSト ランジスタQ2との接続点であるノードN2は伝送線路 T2と接続される。

【0051】上記のように、NMOSトランジスタQ1 およびQ2と電流源 I1とにより変動型のデータ出力回 動が構成される。したがって、内部回路 IS1から出力 された相離論理信号DT、/DTに応じて、/一ドN 1、N2から互いに相補を相補電流信号10、/10が 泛送線路T1、72へそれを代出力される。なお、終端 抵抗R1およびR2は、図1に示すように、半導体装置 IC1の内部に予め設けてもよいし、半導体装置 IC1 の外部において接続してもないし、半導体装置 IC1 の外部において接続してもないし、半導体装置 IC1

【0052】半導体装置IC11は、内部回路IS1 1、入力回路IP1を含む。入力回路IP1は、負荷L 1~L4. PMOSトランジスタO11~O14を含 む、負荷し1の一端には電源電圧VCCが供給される。 負荷L1の他端のノードN11には、伝送線路T1およ びPMOSトランジスタQ11の一端が接続される。P MOSトランジスタQ11の他端はPMOSトランジス タQ13の一端と接続される。PMOSトランジスタQ 13の他端であるノードN16は負荷L3の一端および 内部回路 IS11と接続される。PMOSトランジスタ Q13のゲートはノードN15を介して接地電位を供給 される。負荷し3の他端には接地電位が供給される。負 荷L2の一端には電源電圧VCCが供給される。負荷L 2の他端であるノードN12は、伝送線路T2およびP MOSトランジスタQ12の一端と接続される。PMO SトランジスタQ12のゲートはPMOSトランジスタ Q11およびQ13の接続点であるノードN13と接続 される。PMOSトランジスタQ12の他端はPMOS トランジスタQ14の一端と接続される。PMOSトラ ンジスタQ12およびQ14の接続点であるノードN1 4はPMOSトランジスタQ11のゲートと接続され る。PMOSトランジスタQ14のゲートはノードN1 5を介して接地電位が供給される。PMOSトランジス タQ14の他端であるノードN15は負荷L4の一端お 上び内部回路 IS11と接続される。負荷14の他端に は接地電位が供給される。

【0053】上記のように、2つのPMOSトランジス タQ11およびQ12をクロスカップル型に接続し、そ れらのドレイン端子にPMOSトランジスタQ13およ びQ14をそれぞれ接続することにより、カレント・コ ンベイ回路が構成される。したがって、伝送線路T1お よびT2から相補電流信号IO. /IOがノードN1 N12に供給される。相補電流信号IO、/IOが 逆方向の電流であるいわゆる差動モードの場合、入力回 路 I P 1 の入力インピーダンスは小さくなる。逆に、同 一の大きさで同一方向の電流が入力されるコモンモード の場合、入力インピーダンスは大きくなる。なお、上記 のカレントコンベイ回路を構成するPMOSトランジス タQ11~Q14のサイズ (たとえば、ゲート長および ゲート幅と)を同じにし、また、PMOSトランジスタ Q11~Q14を飽和領域で動作させることにより、ト ランジスタ特性を一致させることができる。このため、 PMOSトランジスタQ11~Q14の駆動能力を同一 にすることができ、カレントコンベイ回路を有効的に動 作させることが可能となる。

【0054】上記の構成の場合、PMOSトランジスタ Q11およびQ13位面列上接続きれ、ノードN13に 接続されて電流液中他のデバイスがないため、PMO SトランジスタQ11およびQ13を流れる電流は等し くなる。また、上記のようにPMOSトランジスタQ1 1およびQ13は絵和銀版で動作しているので、等しい 電流が設れる場合ソース・ゲート間に知かされる電圧が 等しくなる。つまり、PMOSトランジスタQ11の電 圧V1とPMOSトランジスタQ13の電圧V3とは等 しくなる。

【0056】したがって、入力された相補電流信号1 〇、/1の電流落により、カレントコンペア回路へ流 れる電流値か変化し、負荷1.3および1.4に流れ込んだ 電流により/ードN16およびノードN17に電池駅 が現れる。この電位展幅が切いに相応を相補電圧信号V 〇、/VOとして内部回路1S11へ出方れる。 【0057】上記の動作により、相補電流信号10、/

IOの電流変化が相補電圧信号VO、/VOの電圧変化 に変換され、内部回路IS11へ入力される。したがっ て、内部回路IS1から出力されたデータ信号である相 結論理信号DT、/DTが出力回路OP1で相補電流信 号IO、/IOに変換され、電流モードにより伝送線路 T1およびT2を介して半導体装置IC11へ入力され る。半導体装置 I C 1 1 は、入力した相補電流信号 I O、/IOを電圧モードに変換し、相補電圧信号VO、

/VOを内部回路 IS11へ出力する。 【0058】次に、図1に示す入出カインタフェースシ

ステムの信号波形について説明する。図2は、図1に示 す入出力インタフェースシステムの信号波形を示す図で ある。図2では、電源電圧VCCを5Vとし、終端電位 VDTを2.8Vとした場合の信号波形を示している。 電源電圧および終端電位はこの具体例に限定されるもの ではなく、他の電圧であってもよい。また、図2では、 相補論理信号DT、/DT、および相補電圧信号VO、 /VOは各信号の電位を示しており、NMOSトランジ

スタQ1およびQ2、ならびにPMOSトランジスタQ 11およびQ12の各信号は、電流値が示されている。 【0059】図2を参照して、相補論理信号DT、/D Tが変化すると、PMOSトランジスタQ1およびQ2 を流れる電流が変化する。この電流が伝送線路T1およ びT2を介して入力回路 IP1へ入力され、PMOSト ランジスタQ11およびQ12の電流が変化する。PM OSトランジスタQ11およびQ12の電流が変化する と、相補電圧信号VO、/VOの電位が変化する。した がって、相補論理信号DT、/DTの電位変化に応じた 相補電圧信号VO、/VOが内部回路IS11へ入力さ わる。また、上記一連の過程で、ノードN1、N2、N

【0060】以上の動作により、半導体装置IC1から 半導体装置IC11へ電流モードで相補電流信号が伝送 され、かつ相補電流信号IO、/IOの電位は一定であ るため、ボード配線容量が充放電されることがなく、低 消費電力で信号を伝送することが可能となる。

11、およびN12の電位はほぼ一定の電位となってい

【0061】また、入力回路IP1は、電圧変化を検知 するのではなく電流差を検知するため、伝送線路T1お よびT2において信号を振幅させる必要がない。したが って、出力回路OP1の駆動能力を小さくすることがで き、デバイスサイズを小さくすることが可能となる。た とえば、従来の電圧モードによる出力回路が約100× 200 μm² の場合、本実施例の出力回路では約10× 30 µm2 にすることができ、約1桁程度デバイス面積 を縮小することが可能となる。

【0062】また、本実施例では、伝送線路T1、T2 の入力回路OP1側に終端抵抗が接続されていない。 伝 送線路 T1、T2の特性インビーダンスは、一般的に は、50 Ω 、120 Ω 等であるのに対して、入力側の回 路の入力インビーダンスは小さい。したがって、上記の ように入力回路 IP1側に何も接続せず、入力インビー ダンスを小さく抑えることにより、入力回路 IP1によ り決定される定常電位に終端した状態で伝送線路T1、 T2を介して信号を受けることになる。この状態では、

入射電圧は振幅せず、電流は出力回路OP1の出力振幅 の2倍の大きさの振幅となる。

【0063】以下、終端抵抗が存在しない場合に2倍の 雷流差を検知できる理由について説明する。伝送線器の 特性インピーダンスをZ。、伝送線路の入射波の電圧を e1、電流を i1、反射波の電圧を e1 '、電流を

i · '、入力側の入力インピーダンスをR、入力側の電 圧をe2、電流をi2とすると、

$$e_1 + e_1' = e_2 = R i_2 \cdots (1)$$

 $i_1 - i_1' = i_2 \cdots (2)$

$$i_1 = e_1 / Z_0 \cdots (3)$$

$$i_1' = e_1' / Z_0 \cdots (4)$$

 $e_1' = \{ (R-Z_0) / (R+Z_0) \} e_1 \cdots (5)$ となる。次に、(5)式を(1)式へ代入すると、

 $e_2 = \{2R/(R+Z_0)\}e_1 \cdots (6)$

となる。次に、(1)、(3)、(6)式より、 $i_2 = 2 i_1 Z_0 / (R + Z_0) \cdots (7)$

となる。次に、(3)~(5)式より、

 $i_1' = \{ (R-Z_0) / (R+Z_0) \} i_1 \cdots (8)$ となる。終端が短絡されている場合、入力インピーダン

スRは0となり、(5)~(8)式より、 $e_1' = -e_1 \cdots (9)$

$$i_1' = -i_1 \cdots (10)$$

$$e_2 = 0 \cdots (11)$$

$$e_2 = 0 \cdots (11)$$

 $i_2 = 2 i \cdots (12)$

となる。したがって、入力側の電流i。は、入射波の電 流i,の2倍となり、入力回路IP1は、出力回路OP 1の出力振幅の2倍の電流差で検知でき、微小な信号で も安定に検出することが可能となる。

【0064】さらに、本実施例では、出力回路OP1に は、終端抵抗R1、R2が接続され、終端電位VTTに 終端されている。入力回路IP1の入力インピーダンス は、実際には完全に0Ωではなく、わずかに低い抵抗値 (数Ω以下程度) あるので、わずかではあるが反射波を 生じる。したがって、伝送線路T1、T2を介して反射 電圧、反射電流を返すことになる。しかしながら、上記 のように終端抵抗R1、R2により、伝送線路T1、T 2の特性インピーダンスと出力側のインピーダンスとの 整合が取られているので、再度入力回路 I P 1 へ反射波 が入力することを防止することが可能となる。したがっ て、高速に信号を伝送することが可能となる。

【0065】さらに、終端電位VTTを適当な電位に設 定することにより、入力回路IP1の感度のよい領域で 入力回路 I P 1 を使用することができ、さらに微小な電 流でも安定に検出することが可能となる。

【0066】次に、本発明の第2の実験例について説明 する。図3は、本発明の第2の実施例の入出力インタフ ェースシステムの構成を示すブロック図である。図3に 示す入出力インタフェースシステムと図1に示す入出力 インタフェースシステムとで異なる点は、ノードN11 およびN12に終端抵抗R11、R12が村加された点 であり、その他の点は図1に示す人出力インタフェース システムと同様であるので以下詳細な説明を省略する 【0067】図3を参照して、半導体装置1012は、 終端抵抗R11、R12をさるに含む、終端抵抗R11 の一端には終端電位VTTが供給され、他端はノードN 11と接続される。終端抵抗R12も同様にノードN 12と接続される。終端抵抗R12も同様にノードN 12と接続される。図3では、終端抵抗R1、R12を 半導体装置1C12の内部に配置しているが、入力回路 FFIの内部に配置してもよいし、半導体装置1C12

【0068】上記のように、終環抵抗R11およびR1 2を付加することにより、伝送線路T1、T2の特任 ソビーダンスと人力側での人力インビーダンスとの整合 を取ることができ、入力側からの反射をなくすことがで きる。したがって、より高速に信号を伝送することが可 能となる。

【0069】次に、本売明の第3の実施例の入出力イン クフェースシステムについて説明する。図4は、本売明 の第3の実施例の入出力インタフェースシステムの構成 を示すプロック図である。図4に示す入出力インタフェ ースシステムと図3に示す入出力インタフェースシステ 人とで異なる点は、抵抗R13およびR14が付加され た点であり、その他の点は図3に示す入出力インタフェースシステムと同様であるので以下詳細な説明を省略す る。

【0070】図4を参照して、半導体装置IC13は、 抵抗R13、R14をさんに含む、抵抗R13は、伝送 線路T1と/下ドN11との間に適列に換差もれる。抵 抗R14は、伝送線路T2と/一ドN12との間に直列 に接続される。抵抗R11はよびR12は、入力側の保 健期の銀節とて緩齢なる。したがって、伝統線路T

1、T2の特性インピーダンスと抵抗R13、R14の インピーグンスを含めた人力側の人力インピーダンスと の整合を終望抵抗R11およびR12により取ることに より、人力側の入力インピーダンスが大きくなった場合 でも、反射をなくすことが可能となる。したがって、保 護用の抵抗を付加した場合でも、より高連に信号を伝送 することが可能となる。

【0071】次に、本意明の第4の実施網の入出力イン クフェースシステムについて説明する。図5は、本意明 の第4の実施網の入出力インタフェースシステムの構成 を示すプロック図である。図5に示す入出力インタフェ ースシステムと図1に示す入出力インタフェースシステ ムとで異なる点は、出力順路OP1が出力時路OP2に 変更された点であり、その他の点は図1に示す入出力インタフェースシステムと同様であるので以下詳細な説明 を省略する。

【0072】図5を参照して、半導体装置IC2は、内

部回路IS1、出力回路OP2を含む。出力回路OP2 は、MMOSトランジスタの3、Q4を含む。MMOS トランジスタの3かートには、内部回路路ISIよりから相 補論理信号DTが入力される。NMOSトランジスタQ 3の一端は元法経路T1と接続され、他端は接地電位を 受ける。NMOSトランジスタQ4のゲートには内 路IS1から相補論理信号/DTが入力される。NMO SトランジスタQ4の一端は近後離行2と接続され、 他職はお地球的を受ける。

【0073】上記のように、出方回路OP2は、ブルダ ウン用のNMOSトランジスタQ3、Q4より構成され る。すなわち、出力回路OP2は、ブルダウン用のトラ ンジスタのみで構成されるため、回路のサイズを非常に 小さくすることが可能となる。

【0074】また、出力回路OP2は、アルダウン用のトランジスタの水で構成されるため、内部回路「81かから出力は合成部論理信号DF、人DFのうちハイレベルの信号を受けるNMOSトランジスタが電流を引放くことになる。一方、半導体装置IC11では、アルゲウン用のMMOSトランジスタQ3、Q4が引放く電流の表を受け、入力回路IP1で多動電流が生じる。したがって、本実施例の入出力インタフェースシステムでも、第1の実施例と同様に、伝送線路T1、T2上には電圧接幅に現れず、電流差で信号が伝送される。この結果、ボード直線に大きな容量がついた場合でもその容量を充成電する必要がないため、低消費電力で高速に信号を伝送することが可能となる。

【0075】次に、本発明の第5の実権例の入出力イン タフェースシステムについて説明する。図6は、本発明 の第5の実施例の入出力インタフェースシステムの構成 を示すブロック図である。

【0076】図6を参照して、入出力インタフェースシステムは、半導体装置IC3、IC12、伝送機路T1、T2を含む。半導体装置IC3は、内部回路IS1、出力回路OP3は、PMOSトランジスタQ5、Q6を含む。半導体装置IC12は、内部回路IS1、入力回路IP2を含む。入力回路IP2は、負荷L5~L8、NMOSトランジスタQ15~Q18を含む。

【0078】負荷L7の一端には接地電位が供給され、 他端は、伝送線路T1およびNMOSトランジスタQ1 5の一端と接続される。NMOSトランジスタQ15の 他端はNMOSトランジスタQ17の一端と接続され る。NMOSトランジスタQ17のゲートには、ノード N25を介して電源電圧VCCが供給される。NMOS トランジスタQ17の他端は負荷L5の一端および内部 回路 I S 1 1 と接続される。負荷 L 5 の他端には電源電 圧VCCが供給される、負荷L8の一端には接地電位が 供給され、他端は、伝送線路T2およびNMOSトラン ジスタQ16と接続される、NMOSトランジスタQ1 6のゲートは、NMOSトランジスタQ15およびQ1 7の接続点であるノードN23と接続される。NMOS トランジスタQ16の他端はNMOSトランジスタQ1 8の一端と接続される。NMOSトランジスタQ16お よびQ18の接続点であるノードN24は、NMOSト ランジスタQ15のゲートと接続される。NMOSトラ ンジスタQ18のゲートはノードN25を介して電源電 圧VCCを受ける。NMOSトランジスタQ18の他端 は、負荷し6の一端および内部回路 IS11と接続され る。負荷L6の他端には、電源電圧VCCが供給され

【0079】上記のように、図6に示す入出力インタフ ェースシステムは、基本的には図5に示す入出力インタ フェースシステムと同様であるが、各デバイスの極性お よび接続が逆となっている。すなわち、出力回路OP3 は、プルアップ用のPMOSトランジスタO5、O6か ら構成され、出力回路OP3の回路サイズは、出力回路 OP2と同様に小さくすることが可能となる。また、出 力回路OP3がプルアップ用のトランジスタのみから構 成されているので、内部回路IS1から出力される相補 論理信号DT、/DTのうちローレベルの信号を受ける PMOSトランジスタが電流が引抜くことになる。 プル アップ用のPMOSトランジスタQ5、Q6の引抜く電 流差を入力回路 I P 2が受け、入力回路 I P 2に差動電 流が生じる。この結果、本実施例でも、上記の各実施例 と同様に、伝送線路T1、T2上には電圧振幅は現れ ず、電流差で信号が伝送されることになる。したがっ て、ボード配線に大きな容量がついた場合でもその容量 が充放電されることがないため、低消費電力で高速に信 号を伝送することが可能となる。

【0080】次に、本発明の第6の実施例の入出カイン タフェースシステムについて説明する。図7は、本発明 の第6の実施例の入出カインタフェースシステムの構成 を示すプロック図である。

【0081】図7を参照して、入出力インタフェースシステムは、半導体装置1C4、1C14、伝送線路T1 を含む、半等体装置1C4から伝送線路T1を介して電流モードで信号が1C14へ伝送される。すなわち、上記名来施阿は、差動モード出力の例を示したが、以下の各実施所では、シングルモード出力の例を示している。 【0082】半導体装置1C4は、内部回路1S2、出 力回路OP4を含む。出力回路OP4は、NMOSトランジスタQ7を含む。内部開路IS2は、内部データである動館信号Pで出力回路OP4へ出力する。NMOSトランジスタQ7の一下には、治理信号DTが入力される。NMOSトランジスタQ7の一端には接地電位が供給され、他端に伝送線路F1と接続なる。したがって、出力回路OP4は、アルゲウン用のNMOSトランジスタQ7の次で構成されるため、語理信号DTがハイレベルのとき、NMOSトランジスタQ7の次で構成されるため、語理信号DTがハイレベルのとき、NMOSトランジスタQ7の次で構成されるため、語理信号DTがハイレベルのとき、NMOSトランジスタQ7が定流を強く引扱くことにMOSトランジスタQ7が定流を強く引扱くことにMOSトランジスタQ7が定流を強く引扱くことにMOSトランジスタQ7が定流を強く

【0083】半導体装置 I C 1 4 は、内部回路 I S 1 2、 九カ回路 I P 3 を 含む、人力回路 I P 3 は、食育 L 1、 NMO S トランジスタ Q 2、 ユンバレータC P 1 を 含む、負責 L 1 1 の一端には電源電圧 V C C が供給され、他端は、内部回路 3 比がい M O S トランジスタ Q 2 1 の一端と接続される。 NMO S トランジスタ Q 2 1 の 地間は、伝送線器 T 1 およびコンバレータC P 1 の 頁 個人力端子と接続される。 ス ンバレータC P 1 の 正 関人力端子と接続される。 ス ンバレータ C P 1 の 正 関人力端子に接続 ま 準電位 V r e f が入力される。 NMO S トランジスタ Q 2 1 のゲートには、コンバレータ C P 1 の 出力が入力を 4 5 か。

【0084】上記の構成により、コンパレータCP1 は、基準電位VrefとノードN31の電位とを比較 し、NMOSトランジスタQ21のゲート電位を制御す る。この結果、ノードN31のアルダウン電流が大きい。 場合、NMOSトランジスタQ21の電流の調力がアップされ、ノードN31の電位降下が抑えられる。逆に、 アルダウン電流が小さい場合には、NMOSトランジス Q221の電流駆動力を抑え、ノードN31の電位降 下が保たれる。この結果、入力回路1P3のNMOSト ランジスタQ21を流れるアルダウン電流にり、負荷 L11に電流が流れ、ノードN32に出力電位が現れ る。したがって、ノードN32に出力電位が現れ る。したがって、ノードN32に出力電位が現れ の間路1S12へ出力される。

【0085】上記の動作により、論理信号DTがハイレ べルのとも、NMOSトランジスタQTが電流を強く引 抜くことにより、入力回路 IP 3 はローレベルのデータ を検知する。このとき、伝送練路T2上には、電圧振幅 は現れず、電流変化で電流信号 I Oが伝送されることに なる。

【OOS61次に、図7に示す入出ガインタフェースシ ステムの信号被形について説明する。図8は、図7に示 す入出ガインタフェースシステムの信号変形を示け図で ある。図8では、一例として、電源電圧VCでが5Vの 場合を示している。電源電圧VCではこの値に限定され るものではなく、他の値でもよい。また、図8では、箱 理信号DTおよび電圧信号VOは、その電位が示されて おり、NMOSトランジスクQ7およびQ21を流れる 信号はその電流量が示されている。

【0087】まず、論理信号DTの電位が立上がると、

NMOSトランジスタQ7を流れる電流が増加する。次、NMOSトランジスタQ7を流れる電流の増加に伴い、NMOSトランジスタQ21を流れる電流の増加に存い、NMOSトランジスタQ21を流れる電流が増加する。これに応じて、電圧信号VOの電比変化が電流変化に変換されて伝送され、最終的に電圧信号VOの電比変化として出力される。また、上記一連の過程で、ノードN 78よびN31の電位はほれ一定の電位となっている。【0088】上記のように、伝送線路T1上に電圧展幅は現れず、電流変化で信号が伝送される。したがって、ボード尾線に大きな容量がついた場合でも、その容量を充放電することがでいなが、低消費電力で高速に信号を1つの伝送線路で伝達することができるので、システムの小面積およびパスペースを実現することができるので、システムの小面積およびパスペースを実現することができるので、システムの小面積およびパスペースを実現することができるので、システムの小面積およびパスペースを実現することができるので、システムの小面積およびパスペースを実現することができるので、システムの小面積およびパスペースを実現することができるので、システムの小面積およびパスペースを実現することができるので、システムの小面積およびパスペースを実現することができる。

【0089】次に、本売明の第7の実施網の入出カイン クフェースシステムについて説明する。図9は、本売明 の第7の実施例の入出カインタフェースシステムの構成 を示すプロック図である。図9に示す入出カインタフェ ースシステムと図7に示す入出カインタフェースシステ 人とで異なる点は、入力回路 IP 3が入力回路 IP 4に 変更された点であり、その他の点は図7に示す入出カイ ンタフェースシステムと同様であるので以下評細な説明 を省略する。

【0090】図9を参照して、入力回路1P4は、コン
バレータCP2、PMOSトランジスタQ22、Q2
3、負荷に12を含む。コンバレータCP2の負側入力
場子には、基準電位Vrefが入力される。コンバレークCP2の正側入力等子は、メードN35を介して伝送 線路T1はよびPMOSトランジスタQ22の一端と接 続される。PMOSトランジスタQ22の一端と接 続される。PMOSトランジスタQ22の一端と接 表では、上でが、MOSトランジスタQ22の 出まびで、MOSトランジスタQ22の 出まびなる。PMOSトランジスタQ22の 出まびなる3の各ゲートには、コンバレータCP2の 出力信号が入力される。PMOSトランジスタQ22の 一端には、電源電圧VCでが供給される。PMOSトランジスタQ23の他端は、インドN36を介して負荷し 12の一端とはび内部回路1S12と接続される。負荷 12の一端とは技術生だが供給される。負荷

【0091】上記の構成により、コンパレータCP2 は、基準電位VrefとノードN35の電位とを比較 し、PMOSトランジスタQ2まはびQ23のゲート 電位を削削する。したがって、ノードN35の可んがり ン電流が失きい場合には、PMOSトランジスタQ2 の電流腫動力をアップして、ノードN35の電位降下を 抑える。逆に、アルダンの電流が小さい場合には、PM OSトランジスタQ22の電流腫動力を削えて、ノー N35の電位降下を保つ。したがって、入力回路 IP4 のコンパレータCP2の出力電位によりPMOSトラン ジスタQ23のゲード電位を制即となことにより、負荷 L12を電流が高な、ノードN36に出力電位が現れ る。この結果、ノードN36から電圧信号VOが内部回 路IS12へ出力される。

【0092】上記の動作により、前期信号DTがハイレベルの場合、トランジスタQTが電流を強く引くことにより、入力回路1P4はローレベルのデータを検加する。したがって、本実施門でも、伝送機器T1上には、電圧脈痛が現れ、電流変化で信号が伝達される。その表現、ボード配線に大きな容量がついた場合でも、その容量が先度電されることはなく、低消費電力で高速に信号を促送することがなく、低消費電力で高速に信号を促送することがなく、低消費電力で高速に信号を

【0093】次に、本売明の第8の実施例の入出カイン タフェースシステムについて説明する。図10は、本巻 明の第6の実施例の入出ガインタフェースシステムの構 成を示すブロック図である。図10に示す入出カインタ フェースシステムと図7と示す入出カインタフェースシ エテムとピアなら成ま、入力回路 1 P 5が入力回路 1 P 5に変更された点であり、その他の点は図7に示す入出 カインタフェースシステムと同様であるので以下評細な 説明を容略する。

【0094】図10を参照して、入力回路IP5は、P MOSトランジスタQ31~Q33、NMOSトランジ スタQ34、Q35、負荷L13を含む。PMOSトラ ンジスタQ34の一端は、ノードN41を介して伝送線 路T1に接続される。NMOSトランジスタQ34の他 端はPMOSトランジスタO31の一端と接続される。 PMOSトランジスタO31の他端には電源電圧VCC が供給される。NMOSトランジスタQ34とPMOS トランジスタQ31との接続点であるノードN42は、 PMOSトランジスタQ31およびQ32の各ゲートと 接続される。PMOSトランジスタQ32の一端には電 源電圧VCCが供給される。PMOSトランジスタQ3 2の他端は、NMOSトランジスタQ35の一端と接続 される、NMOSトランジスタO35の仲端は、基準電 位Vrefが供給される。PMOSトランジスタQ32 とNMOSトランジスタQ35との接続点であるノード N43は、NMOSトランジスタQ34およびQ35の 各ゲートと接続される。

【0095】PMのSトランジスタQ33のゲートは、 PMのSトランジスタQ32のゲートと接続される。P MOSトランジスタQ33の一端には電源電圧VCCが 供給される。PMOSトランジスタQ33の他端は、ノ ードN44を介して負荷L13の一端および内部間路 I C12と接続される。負荷L13の他端は接地電位が供 給される。

【0096】上記の構成により、入力回路 1 P 5 では、 基準電位 V r e f と J ー F N 4 1 の電位とが比較され、 比較結果に応じて P M O S トランジスタQ 3 2 のゲート 電位が創御される。したがって、 J ー F N 4 1 のアルゲ ウン電流が大きい場合には、 J ー F N 4 2 の電位が降下 し、 P M O S トランジスタQ 3 2 の電流原動力がアップ され、ノードN43の電位が上昇する。この結果、NM OSトランジスタQ34の電流駆動力がアップされ、ノ ードN41の電位が上昇することになる。したがって、 ノードN41の電位振幅はなくなるが、電流振幅は存在 することになる。

【0097】 遠に、アルダウン電流が小さい場合には、 PMOSトランジスタQ32の電流駆動力が抑えられ、 ノードN43の電位が降下をれる。この結果、NMOSトランジスタQ34の電流駆動力が抑えられ、ノードN41の電位が降下することになる。したがって、ノードN42の電位によりPMOSトランジスタQ33のゲート電位が開始され、負荷し13を電流が流れることにより、ノードN44から電圧信号VOが内部回路1C12へ出力される。

【0098】上記の動作により、論理信号DTがハイレ べれの場合、アルダウン用のNMOSトランジスタQフ が電流を強く引くことになり、入力回路1F5は、ロー レベルのデータを検知する。したがって、本実施例で も、伝送維格下1上には重圧振阻は現れず、電流変化で も、伝送を格下1上には重圧振阻は現れず、電流変化で も、伝送を格がした。この結果、ボード配線に大きな容量 がついた場合でも、その容量が充放電されることがな く、低消費電力で高速に信号を伝送することが可能とな る。

【0099】次に、本発明の第9の実施例の入出カイン タフェースシステムについて説明する。図11は、本発 明の第9の実施例の入出カインタフェースシステムの構 成を示すプロック図である。

【0100】図11を参照して、人出力インタフェース システムは、半導体装置IC5、IC17、伝送線路 日を含む、半導体装置IC5は、内部回路IS2、出力 回路のP5を含む。出力回路のP5は、PMのSトラン ジスタQ8を含む。内部回路IS2は、内部データであ 高軸理信号DTを出力回路のP5へ出力する。PMOS トランジスタQ8のゲートには、論理信号DTが入力さ れる。PMOSトランジスタQ8の一端には電源電圧V CCが供給され、他端はノードN8を介して伝送線路T 1と接続される。

【0101】上記のように、出力回路OP5は、プルアップ用のPMOSトランジスタQ8により構成されるので、出力回路OP5の回路サイズを小さくすることが可能となる。また、出力回路OP5は、プルアップ用のPMOSトランジスタQ8により構成されるので、論理信号DTがローレベルの場合、PMOSトランジスタQ8が電流分略く引接くことにでる。

【0102】半導体装置IC17は、内部回路IC1 2、入力回路IP6を含む、入力回路IP6は、PMO SトランジスタQ23、Q24、NMOSトランジスタ Q25~Q27、負荷L14を含む。

【0103】PMOSトランジスタQ23の一端はノー

ドN51を介して伝送線路T1と接続される。PMOS トランジスタQ23の他端はノードN52を介してNM OSトランジスタQ25の一端と接続される。NMOS トランジスタロ25の他端には接地電位が供給される。 抵抗R21の一端には基準電位Vrefが供給される。 抵抗R21の他端は、ノードN53を介してPMOSト ランジスタQ23のゲートおよびPMOSトランジスタ Q24の一端と接続される。PMOSトランジスタQ2 4のゲートは、ノードN52と接続される。PMOSト ランジスタQ24の他端は、ノードN54を介して、N MOSトランジスタQ25およびQ26のゲート、なら びにPMOSトランジスタQ26の一端と接続される。 NMOSトランジスタQ26の他端には接地電位が供給 される。負荷L14の一端には電源電圧VCCが供給さ れる。負荷L14の他端は、ノードN55を介して、N MOSトランジスタQ27の一端および内部回路IC1 2と接続される。NMOSトランジスタQ27のゲート は、NMOSトランジスタQ25およびQ26の各ゲー トと接続される。NMOSトランジスタQ27の他端に は接地電位が供給される。

【0104】上記の構成により、内部回路196は、基準電位VrefとノードN51の電位と免土軟し、この比較結果に応じてPMOSトランジスタQ23のゲート電位が制度される。したがって、ノードN51のアルア・ファ電流が大きい場合には、PMOSトランジスタQ23の電流駆動力がアップされ、ノードN52の電位が上昇する。この結果、PMOSトランジスタQ24の電流が、WMOSトランジスタQ24の電流が、WMOSトランジスタQ253は、CNMOSトランジスタQ253は、レたがって、PMOSトランジスタQ23は、フェードN51の電位の上昇が抑えられる。この結果はアートN51の電位の上昇が抑えられる。この結果はアートN51の電位を上昇が抑えられる。この結果はアートN51で配位を開設なくなるが、電流振幅は存むすることになる。

【0105】逆に、アルアッツ電流が小さい場合には、PMOSトランジスタQ23の電流駆動力が取込られ、
ルードト51の電位が降下する。したがって、PMOSトランジスタQ24の電流駆動力が上昇し、ノードド54の電位が上昇することになる。上記の動作により、ノードバ54の電位により、NMOSトランジスタQ27のゲート電位が開始され、真高L14を電流が流れることによりノードN55に出力電位が現れる。したがって、ノードN55から電圧信号VOが内部回路IC12へ出力される。

【0106】上記の動作により、論理信号り下がローレ ベルの場合、PMOSトランジスタQ8が電流を強く引 くことになり、入力回路1F6は、ハイレベルのデータ を検知することになる。したがって、本実施例でも、伝 送線路T1上には電圧動橋に切れず、電流変化で信号が 伝送される。この結果、ボード電線に大きな容量がつい た場合でも、その容量を充敗電することがないため、低 消費電力で高速に信号を伝送することが可能となる。

【発明の効果】請求項1ないし請求項5記載の出力回路 においては、第1および第2相補論理信号に応じた第1 および第2相補電流信号を電流モードで外部へ出力する ことができるので、低消費電力で高速に信号を伝送する

ことができる。 【0108】請求項6ないし請求項10記載の入力回路 においては、電流モードで伝送された第1および第2相

においては、電流モードで伝送された第1および第2相 補電流信号を第1および第2相補電流信号に変換して電 圧モードで内部に出力するので、低消費電力で高速に信 号を伝送することが可能となる。

【0109】請求項11ないし請求項15記載の入力回 路においては、電流モードで伝送された電流信号の電位 と所定の基準電位とを比較し、比較結果に応じて電圧信 多を電圧モードで内部に出力することができるので、低 消費電力で高速に信号を伝送することができる。

【0110】請求項16および請求項17記載の入出力 インタフェースシステムにおいては、電流モードで第1 および第2相補電流信号を出力用半導体装置から入力用 半導体装置へ伝送することができるので、低消費電力で 高速に信号を伝送することが可能となる。

【0111】請求項18記載の入出力インタフェースシ ステムにおいては、電流モードで電流信号を出力よう半 導体装置から入力用半導体装置へ伝送することができる ので、低消費電力で高速に信号を伝送することが可能と なる。

【図面の簡単な説明】

信号波形を示す図である。

【図1】 本発明の第1の実施例の入出力インタフェー スシステムの構成を示すブロック図である。

スシステムの構成を示すブロック図である。 【図2】 図1に示す入出カインタフェースシステムの 【図3】 本発明の第2の実施例の入出力インタフェー スシステムの構成を示すブロック図である。

【図4】 本発明の第3の実施例の入出カインタフェー スシステムの構成を示すブロック図である。

【図5】 本発明の第4の実施例の入出力インタフェー スシステムの構成を示すブロック図である。

【図6】 本発明の第5の実施例の入出力インタフェー スシステムの構成を示すプロック図である。

【図7】 本発明の第6の実施例の入出力インタフェー スシステムの構成を示すブロック図である。

【図8】 図7に示す入出力インタフェースシステムの 信号波形を示す図である。

【図9】 本発明の第7の実施例の入出力インタフェー スシステムの構成を示すプロック図である。

【図10】 本発明の第8の実施例の入出力インタフェ

ースシステムの構成を示すブロック図である。

【図11】 本発明の第9の実施例の入出力インタフェースシステムの構成を示すブロック図である。

【図12】 従来のアッシュアル型出力回路を用いた入 出力インタフェースシステムの構成を示すブロック図で ある。

【図13】 従来のオープンドレイン型出力回路を用いた入出力インタフェースシステムの構成を示すブロック 図である。


【図14】 従来のTDL規格の入出力インタフェース システムの構成を示すプロック図である。


【図15】 従来のCTT規格の入出力インタフェース システムの構成を示すブロック図である。


【符号の説明】


IC1 半導体装置、IC11 半導体装置、IS1 内部回路、OP1 出力回路、T1伝送線路、T2 伝 送線路、IS11 内部回路、IP1 入力回路。

[X1]












【図5】




[図6]




[図7]




【図9】




【図10】




【図11】




【図12】




【図13】



【図14】



【図15】



フロントページの続き

H 0 3 K 19/092

19/094 A

PCT


WORLD INTELLECTUAL PROPERTY ORGANIZATION International Bureau



INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(51) International Patent Classification 6:	A1	(11) International Publication Number:	WO 96/15585
H03C 3/40	AI	(43) International Publication Date:	23 May 1996 (23.05.96)
(21) International Application Number: PCT/GB (22) International Filing Date: 9 November 1995 (CH, DE, DK, ES, FR, GB, GR	
(30) Priority Data: 9422683.4 10 November 1994 (10.11.9	4) (Published With international search report	
(71) Applicant (for all designated States except US): WIRELESS COMMUNICATIONS PRODUCTS I (BB/GB): 2nd floor, Kings Walk, Silver Hill, W Hampshire SO23 8AF (GB).	IMITE	ED	
(72) Inv-ntor; and (75) Inventor/Applicant (for US only): McCABE, Davi [GB/GB]; AT & T Wireless Communications Limited, 2nd floor, Kings Walk, Silver Hill, W Hampshire SO23 8AF (GB).	Produ	ict	
(74) Agent: BOYDELL, John, Christopher, Stevens, H Perkins, 1 Serjeants' Inn, Fleet Street, London Ed (GB).	ewlett C4Y 1I	& L	

(54) Title: RF TRANSMITTER



(57) Abstract

An IQ modulator in which digital 1 (155) and Q (153) signals, which are quadrature representations of a modulating function, are contented into corresponding analogue 1 (165) and Q (163) signals using a first (156, 135) and second (154, 135) signa-deta Digital-to-Analogue Converter (DAC). The analogue I and signals are then combined with analogue quadrature representations of a carrier signal (160) using two multiplying circuit elements (166, 164) and an adding circuit element (168) to form an output signal substantially at the same frequency as the carrier signal but modulated by the modulating function. Each sigma-delta DAC incitudes both an adder having a carry output which toggles between a high and a low level at a rate much higher than the bandwidth of the analogue signal to be generated, and a low pass filter arrangement (135).

FOR THE PURPOSES OF INFORMATION ONLY

Codes used to identify States party to the PCT on the front pages of pamphlets publishing international applications under the PCT.

AT Autra CB United Kingdom MR Mauritania

AU	Australia	GE	Georgia	MW	Malawi
ВВ	Barbados	GN	Guinea	NE	Niger
BE	Belgium	GR	Greece	NL	Netherlands
BF	Burkina Faso	HU	Hungary	NO.	Norway
BG	Bulgaria	IE	Ireland	NZ	New Zealand
BJ	Benin	IT	Italy	PL	Poland
BR	Brazil	JP	Japan	PT	Portugal
BY	Belarus	KE	Kenya	RO	Romania
CA	Canada	KG	Kyrgystan	RU	Russian Federation
CF	Central African Republic	KP	Democratic People's Republic	SD	Sudan
CG	Congo		of Korea	SE	Sweden
CH	Switzerland	KR	Republic of Korea	SI	Slovenia
CI	Côte d'Ivoire	KZ	Kazakhstan	SK	Slovakia
CM	Cameroon	LI	Liechtenstein	SN	Senegal
CN	China	LK	Sri Lanka	TD	Chad
CS	Czechoslovakia	LU	Luxembourg	TG	Togo
CZ	Czech Republic	LV	Larvia	TJ	Tajikistan
DE	Germany	MC	Monaco	TT	Trinidad and Tobago
DK	Denmark	MD	Republic of Moldova	UA	Ukraine
ES	Spain	MG	Madagascar	US	United States of America
FI	Finland	ML	Mali	UZ	Uzbekistan
FR	France	MN	Mongolia	VN	Viet Nam
GA	Gabon				

RF TRANSMITTER

The invention relates to RF transmitters and in particular to a subsystem of an RF transmitter which is realised in a novel way giving particular advantages.

10

15

20

It is known practice to realise an RF transmitter system using an IQ modulator. This technique is used to superimpose a modulation of amplitude, phase, or frequency on a constant carrier waveform. To achieve this, two signals (usually denoted I and Q) are generated which represent the modulating function, but centred on zero frequency. The two signals are quadrature representations of the modulating function, i.e. their corresponding frequency components are all separated by 90° phase. These signals are then multiplied by quadrature carriers (usually constant amplitude and frequency sine and cosine waves), and the two results summed. The output is a carrier at the frequency of the original carriers, but with the modulation function from the I and Q signals applied to it.

Figure 1 illustrates the operation of a conventional IQ frequency modulator. Input signals I and O are input along lines 65 and 63 to two circuit 25 elements 66 and 64. Two further inputs 60,61, one to each circuit element, originate from the same input line 60 but one of these has a 90° phase shifter 62 located before the circuit element 66. The outputs of the two circuit elements 66 and 64 are inputted to a 30 third circuit element 68 and the output of the modulator is passed out from here along output line 71. The I and Q signals correspond to sine and cosine waves which are frequency modulated about zero frequency, and these are multiplied by sine and cosine waves at 100MHz. 35 This results in an output which is a frequency modulated

- 2 -

wave at 100MHz. In order to see that this will indeed be the case one simply needs to consider the well known trigonometric identity:-

Equation 1): $\sin(c + m) = \sin(c) \times \cos(m) + \cos(c) \times \sin(m)$;

5

35

 $\label{eq:where c = the carrier frequency, and m = the} $$ modulating frequency (ie. the frequency of the I and Q $$ signals).$

The first, second and third circuit elements 10 64, 66, 68 of Figure 1 act as operators which correspond directly to the algebraic operations in Equation 1). That is, first 64 and second 66 circuit elements act to multiply together the two input signals 60, 63; 61, 65 to each element 64, 66. The Q signal is input to the first circuit element 64 via line 63 15 together with a 100MHz sine wave carrier signal which is sent along line 60; the Q signal corresponds to the cos(m) term of Equation 1) while the carrier signal corresponds to the sin(c) term. Similarly the I signal (corresponding to the sin (m) term) sent along line 65, 20 and the 100MHz cosine wave carrier signal (corresponding to the cos(c) term) formed by passing the sine wave carrier signal through a $\pi/2$ phaseshifting circuit element 62 sent along line 61, are inputted to the second circuit element 66. The output 25 product signals are then inputted to the third circuit element 68 which simply adds the two signals together. The output sum signal sent along line 71 is the 100MHz sine wave carrier signal, frequency modulated by the 30 frequency of the I and O signals as required, and corresponds to the sin(c + m) term of Equation 1).

It will be noted that this process requires in phase and quadrature versions of both the carrier and the modulating signals. This technique avoids the need to directly modulate the frequency of the carrier wave, which can be troublesome if it is synthesised or

- 3 -

derived from a crystal.

Typically, radio transmitters seeking to transmit a digitally encoded signal have used conventional digital-to-analogue converters (DAC's) based on a combination of scaled resistor values. 5 Generally in these DAC's the resistors double in value and are respectively connected to the outputs of, for example, a register, from which the output signals correspond to the bits of a binary number, stored in the register, which it is desired to convert into an 10 analogue voltage. These conventional DAC's require matching of values to achieve high accuracy output. Generally it is difficult to achieve matching between the resistive elements used better than about 1%; this corresponds to about 6 bits of resolution (on an 15 analogue chip process). This can be improved by using larger area components or by trimming, both of which, however, incur extra cost. Generally it is convenient to use digital chip processes whenever possible since this will reduce the costs involved and increase the 20 choice of IC vendor. However, the sort of components available on digital IC's for use in a conventional DAC are even cruder.

According to the present invention there is provided an IQ modulator comprising digital to analogue 25 conversion means for receiving a digital I and a digital Q signal, which are quadrature representations of a modulating function, and converting said digital I and Q signals into corresponding analogue signals and combination means for combining said analogue signals 30 with analogue, quadrature representations of a carrier signal having a constant carrier frequency to form an output, analogue signal substantially at the carrier frequency but modulated by the modulating function, wherein the digital to analogue conversion means 35 includes a first and second sigma-delta DAC for

WO 96/15585 PCT/GB95/02637

converting said digital I and Q signals respectively into corresponding analogue signals.

5

10

15

20

25

30

35

Preferably the sigma-delta DAC includes an adder having a first input to which a binary number to be converted is applied and a carry output which may toggle between a high and a low level and a low pass filter connected to the carry output. The adder repeatedly adds the binary number to be converted to an accumulating total applied to a second input of the adder until the accumulating total exceeds the maximum number which the adder may output. At this point the carry output goes high.

The adder preferably has a sum output connected to the second input via a register. The sum output is generally a binary number equal to the sum of the two numbers input at the first and second inputs of the adder. The register is clocked and repeatedly presents the sum output of the previous clock cycle to the second input of the adder as the accumulating total. When the sum of the two inputs exceeds the maximum number which may be outputted on the sum output, the carry output goes high and the sum output wraps around as explained below.

The carry output is preferally gater ty being passed into a simple flip-flop which is preferally clocked at the same rate as the register such that the output of the flip-flop is high for a whole clock cycle whenever the carry output goes high. The low pass filter is then preferably connected to the output of the flip-flop.

Preferably the low pass filter has a breakpoint frequency, at which frequency the ratio of the amplitude of a signal passing into the filter to the amplitude of the output signal would be $1/\sqrt{2}$, which breakpoint frequency is lower than the rate at which the register connected to the adder is clocked.

Preferably before the low pass filter the carry output of each adder is split into two branch lines and each DAC further includes a notch filter arrangement comprising a delaying shift register located on one of said branch lines for delaying the signal along said one of said branch lines by a predetermined amount, and a reconstruction filter arrangement in which the signals along said two branch lines are recombined.

5

10

15

20

25

30

The low pass filter and the reconstruction filter arrangement may conveniently be combined to form a low-pass, reconstruction filter.

The IQ modulator is preferably incorporated into a radio transmitter for use in a radio telecommunication system; preferably the radio transmitter will be a CT2 radio transmitter.

In the preferred system to be described, the baseband I and Q signals are generated using a form of sigma-delta DAC which can be implemented in a particularly simple way if only moderate signal to noise ratios are required as is usual in digital communication systems. In such systems the data can be easily recovered without error in the presence of a small amount of noise.

In order that the present invention may be better understood embodiments thereof will now be described by way of example only with reference to the accompanying drawings in which:-

Figure 1 is a diagrammatic representation of a known arrangement of an IQ modulator for performing frequency modulation;

Figure 2 is a diagrammatic representation of a sigma-delta Digital-to-Analogue Converter (DAC);

Figure 3 is a diagrammatic representation of
an arrangement for adding a notch-filter response to
the output of a sigma-delta DAC;

WO 96/15585 PCT/GB95/02637

Figure 4 is a diagrammatic graph of signal amplitude vs. signal frequency showing the effect of a notch filter: and

Figure 5 is a diagrammatic representation of a CT2 radio transmitter incorporating an IQ modulator according to the present invention.

5

Figure 2 illustrates the operation of a sigma-delta DAC. In a sigma-delta DAC, the raw converter output is digital, and toggles between only two levels (denoted 0 and 1). The digital output DO 10 toggles at a rate much higher than the bandwidth of the analogue signal to be generated, the rate being controlled by a system clock 20. This output is low pass filtered at a frequency slightly larger than the bandwidth of the analogue signal to obtain the output 15 waveform 19. The converter is controlled by logic such that the duty cycle of the output corresponds to the required output level. Thus for a low output the converter digital output DO spends most of its time at 0, and for a high output it is mostly 1. By varying 20 the duty cycle, any voltage between the two extremes can be obtained. Unlike pulse width modulation schemes, the digital output is only high or low for whole periods of the DAC clock. The accuracy and repeatability of the DAC output mainly comes from the 25 stability of the output buffer voltage supply and the clock frequency, and is relatively independent of external component values, which is advantageous. A simple realisation of the sigma-delta DAC is shown in Figure 2. A number N representing the 30

output value is input at input terminal 10 to a register 11 and forms the input signal to the sigmadelta DAC. It represents the output level to be produced by the DAC. It is updated periodically to make the output waveform. This number is fed to an adder 21, where a number A repeatedly has N added to

itself (A := N + A). This process is effected by taking the sum output 24 of the adder 21 and inputting it to a further register 12. In each clock cycle the sum from the previous cycle is shifted to the output of the further register 12 and applied to one of the inputs of the adder 21. This occurs at the rate of the system clock 20 which is higher than the rate at which N is changed which is determined by the sample clock 23. The number A increases until the register 21 overflows, whereupon the number 'wraps around' to A modulus (M+1), where M is the maximum value the register 21 can hold. The signal 22 from the adder 21 which indicates overflow is retimed by a simple flipflop 13, and is used as the DAC output, when suitably buffered by an output buffer 14. The duty cycle of 15 this signal is directly proportional to the number N, and so the low-pass filtered voltage derived from it is proportional to N. The low-pass filter 15 shown here simply comprises a resistor 16 and a capacitor 17 connected to ground 18. The signal is retimed so that 20 the finite propagation delays in the logic to generate the carry output do not affect the duty cycle.

5

10

25

30

35

In the implementation to be described, the converter is realised with a normal logic output buffer as is commonly found on any digital IC, together with a discrete RC post-filter. This realisation has the particular advantage that the analogue IQ function may be realised on a purely digital IC, thus reducing costs and widening the choice of IC vendor. In addition, the sigma-delta technique has advantages of inherent monotonicity and (provided the output is loaded by a relatively high impedance) well controlled accuracy and offset. By suitable choice of output buffer, its impedance can be made low compared to the load of the post filter, and acceptably small errors result. One reason why it is particularly advantageous in the

WO 96/15585 PCT/GR95/02637

- 8 -

present invention that the chosen DAC's should achieve good linearity and monotonicity is because the I and Q waveforms at any instant will have very different values (because they are a quarter of a cycle out of phase). If the DAC's do not have good linearity and monotonicity the digital I and Q signals will not be correctly converted into analogue signals which differ only in their phase. Such errors in conversion cause spurious products in the modulated output.

5

10

15

20

25

37. 38.

Figure 3 shows a notch filter which is specially adapted for use with a sigma-delta DAC. This has the advantage that well controlled filtering of the I and Q signals may be obtained by simple manipulation of the digital signals feeding an output filter 35. In the particular implementation of interest, the logic signal output (I or Q) from the sigma-delta DAC is split into two signals which are presented to 2 output buffers 33, 34, one via a delaying shift register 30 which introduces a delay of several clock cycles. The two outputs are summed in the reconstruction filter 35. This delay and sum action imparts a notch filter response on the analogue output. Frequencies where the delay of the shift register 30 is an odd number of half cycles are cancelled. The cancellation frequencies depend only on the frequency of the system clock 20 and are thus extremely repeatable. The depth of the cancellation notch depends on the matching of the two summing resistors

of a notch filter. The output signal from an IQ modulator is shown with its amplitude (A) along the vertical axis plotted against its frequency (F) along the horizontal axis. The output signal is plotted both without the notch filter applied (U) and with (V). In both cases it can be seen that the wanted part of the

5

10

15

20

25

30

35

signal(S) has the largest amplitude and is centred around the carrier frequency (fc). However, in the case of the unfiltered signal (U) the amplitude of the noise (N) only falls off slowly away from the wanted part of the signal(S), whilst the noise in the filtered signal (V) falls off very rapidly to zero at frequencies of ±500kHZ either side of the carrier frequency (fc). In this case the filter has a depth of 100% which would require the two summing resistors 37, 38 of Figure 3 to have equal resistances.

Figure 5 shows the currently preferred IQ modulator and notch filter arrangement incorporated into a CTZ radio transmitter. A microphone 102 initially detects an audio signal and converts it into an analogue electrical signal which is amplified by an initial amplifier 104. The amplified analogue speech signal 105 is then passed into a speech encoder 106. The resulting signal is a 32 k bit/s digitally encoded speech signal 107. This signal is passed into a speech buffer 108 which re-transmits the signal at a faster bit rate in short bursts. These bursts of speech signals are then combined with signalling data 110 and synchronisation data 111 in a CT2 burst formatter to produce CT2 format bursts at a bit rate of 72 k bit/s.

In order to radio transmit the information contained in the CT2 format bursts, the bursts are converted into suitable modulating signals and used to modulate a carrier signal at the desired carrier frequency suitable for radio-transmission. This is done in two stages by the IQ modulator. Firstly analogue I and Q signals are generated by a first part 150 of the IQ modulator. These are quadrature representations of a modulating signal (such as a sine wave) frequency modulated about zero Hz by a modulating function representative of the information stored in the CT2 bursts. Then these analogue I and Q signals

are combined with a carrier signal to produce the required modulated signal by a second part 162, 164, 166, 168 of the IO modulator.

In the first part 150 of the IQ modulator, the CT2 format signal bursts are firstly processed by a digital IQ signal generator 152 which outputs a digital I signal 155 and a digital Q signal 153. The digital I and Q signals essentially represent "sample values" of the values which the analogue I and Q signals, which it is desired to create, should have at the discrete "sampling" times. In the present embodiment 20 such sample values are produced for each section of the I and Q signals representing one bit of the CT2 format signal entering the digital IQ signal generator 152. The "sample" values take the form, in the present 15 embodiment, of 8-bit binary numbers. These are then

input into the sigma-delta DAC, s 154, 156. Being updated 20 times for every CT2 bit, amounts to a rate of 1.44 M bit/s; this corresponds to the rate of the sample clock 23 of Figure 2.

20

5

10

35

Meanwhile, the output signals 129, 131 from the sigma-delta DAC's 154, 156, are toggling at a rate of 7.2 M bit/s. However, the maximum frequency which the I and Q signals need have is 36 kHz thus the requirement that the digital output DO should toggle at 25 a rate much higher than the bandwidth of the signal to be generated is easily satisfied in this case; in fact the digital output DO toggles at a rate about 2 orders of magnitude greater than the bandwidth of the I and O 30 signals being generated.

The digital output signals, whose duty cycles correspond to the analogue I and O signals required, are buffered and then passed through lowpass, reconstruction filters 135. The outputs from the filters are the required analogue I 165 and Q 163 signals. The I signal 165 is then combined with the

WO 96/15585 PCT/GB95/02637

- 11 -

carrier signal 160 (an 866 MHz sine wave), having passed through a $\pi/2$ phase shifter 162, by multiplication in a first multiplying circuit element 166. Similarly the Q signal 163 is combined with the carrier signal 160 (without having passed through a phase-shifter) in a second multiplying circuit element 164. The outputs of the two multiplying circuits are then added together in an adding circuit 168 to produce an 866 MHz frequency modulated signal. Finally this signal is amplified in an RF power amplifier 170 and transmitted via an aerial 172.

As was mentioned above, other forms of modulation can be performed utilising the same basic IQ modulation structure as shown in Figure 5. For example single side-band amplitude modulation can be performed if the digital I and Q signals simply take the form of quadrature representations of an audio type signal. The resultant effect is to increase the frequencies of the audio type signal by the carrier frequency (ie. the signal is translated along the frequency spectrum by the frequency of the carrier signal).

The main advantages of IQ modulation over other forms of modulation are that the modulating waveforms can be generated at a low frequency (which is easier), and the need to modulate the carrier signal places no requirements on the carrier signal generation system which is entirely separate.

25

5

10

15

20

WO 96/15585 PCT/GB95/02637

- 12 -

CLAIMS

An IQ modulator comprising digital to analogue conversion means for receiving a digital I and a digital Q signal, which are quadrature represen-5 tations of a modulating function, and converting said digital I and Q signals into corresponding analogue signals and combination means for combining said analogue signals with analogue, quadrature representations of a carrier signal having a constant carrier 10 frequency to form an output, analogue signal substantially at the carrier frequency but modulated by the modulating function, wherein the digital to analogue conversion means includes a first and second sigmadelta DAC for converting said digital I and Q signals 15 respectively into corresponding analogue signals. An IQ modulator as claimed in claim 1 wherein each sigma-delta DAC includes:

an adder having a first input to which a binary number to be converted is applied, said adder having a carry output; and

20

25

a low pass filter connected to the carry output whereby the adder repeatedly sums the binary number to be converted and an accumulating total applied to a second input of said adder, and whereby

the carry output is high, or low, depending upon whether the sum of the binary number and the accumulating total exceeds, or does not exceed, respectively a predetermined maximum number.

30 3. An IQ modulator as claimed in claim 2 wherein the adder of each sigma-delta DAC has a sum output which is connected to said second input via a register which is clocked by a system clock, said register being operable to generate said accumulating total from the sum output of said adder.

4. An IQ modulator as claimed in claim 3 wherein

each sigma-delta DAC further comprises a flip-flop which is connected to the carry output of the adder and is clocked at the same rate as the register whereby whenever the carry output goes high the flip-flop goes high for a whole clock cycle.

- 5. An IQ modulator as claimed in any one of claims 2 to 4 wherein the carry output of each adder is split into two branch lines before the low pass filter and each sigma-delta DAC further includes a notch filter arrangement comprising a delaying shift register located on one of said branch lines for delaying the signal along said one of said branch lines by a predetermined amount, and a reconstruction filter arrangement in which the signals along said two branch lines are recombined.
- 6. An IQ modulator as claimed in claim 5 wherein said low pass filter and said reconstruction filter arrangement are combined into a single low pass, reconstruction filter.
- An IQ modulator as claimed in any one of claims 2 to 5 wherein each sigma-delta DAC faither comprises one or more buffers connected tetweet. The carry output of the adder and the low Fass faite:

 A radio transmitter incorporating at II


 modulator as claimed in any one of the preceding claims.


5


10

15


Fig.1.







WO 96/15585 PCT/GB95/02637



INTERNATIONAL SEARCH REPORT Int onal Application No.

		PCT/GB 9	95/02637
A. CLASSI IPC 6	FICATION OF SUBJECT MATTER H03C3/40		
	International Patent Classification (IPC) or to both national classifi	cation and IPC	
	SEARCHED		
	ocumentation searched (classification system followed by classification HO3C HO3M HO4B	on symbols)	
Documentat	on searched other than minimum documentation to the extent that s	ich documents are included in the field	is searched
Electronic d	ata base consulted during the international search (name of data base	and, where practical, search terms us	
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT		The second of the No.
Category *	Citation of document, with indication, where appropriate, of the re-	evant passages	Relevant to claim No.
X	EP,A,O 595 781 (ERICSSON - GE MOB COMMUNICATIONS INC.) 4 May 1994 see page 9, line 29 - line 55; fi		1
A	US,A,5 351 016 (DENT) 27 Septembe see column 12, line 33 - line 68;	r 1994 figure 3	1
A	US,A,5 196 850 (DUFFY ET AL.) 23 1993 see abstract; figure 4	March	2
ш_	ther documents are listed in the continuation of box C.	X Patent lamily members are in	EU III EURA
'A' docum consid 'E' earlier filing	nent defining the general state of the art which is not dered to be of particular relevance document but published on or after the international date.	"I later document published after the or priority date and not in conflik cited to understand the principle invention "X" document of particular relevance, cannot be considered novel or ca movie an inventive step when the "Y" document of particular relevance;	the darmed invention not be considered to e document is taken alone
'O' docum other	on or other special reason (as specified) nent referring to an oral disclosure, use, exhibition or means nent published prior to the international filing date but	 document or paracular relevance, cannot be considered to involve a document is combined with one of ments, such combination being of in the art. document member of the same paracular relevance. 	or more other such docu- bytous to a person skilled
	than the priority date claimed: actual completion of the international search	Date of mailing of the internation	
l	4 February 1996		03.96
Name and	mailing address of the ISA European Patent Office, P.B. 5813 Patentiaan 2 NJ 2280 FW Rijswik Tel. (+ 31.70) 340.2040, Tx. 31 651 epo ni, Fax. (+ 31.70) 340.3016	Authorized officer Peeters, M	

1

INTERNATIONAL SEARCH REPORT

Information on patent family members

Int onal Application No PCT/GB 95/02637

Patent document cited in search report	Publication date	Patent family member(s)		Publication date
EP-A-595781		AU-B- CA-A- CN-A- FI-A- JP-T- WO-A-	5454094 2126850 1088376 943058 7507670 9410779	24-05-94 11-05-94 22-06-94 22-08-94 24-08-95 11-05-94
US-A-5351016	27-09-94	FR-A-	2705852	02-12-94
US-A-5196850	23-03-93	DE-A- GB-A,B JP-A-	4237875 2261561 6181438	19-05-93 19-05-93 28-06-94